

บทที่ 7

สรุปและข้อเสนอแนะ

งานวิจัยนี้มีวัตถุประสงค์เพื่อการออกแบบไมโครไฟรเซสเซอร์าร์ม 7 ด้วยภาษา
ระดับสูง (VHDL) และขั้นตอนความถูกต้องของข้อมูลในไมโครไฟรเซสเซอร์ 32 มิตาร์ม 7 ที่ออกแบบ
ทวนการการทำงาน ด้วยวิธีการทวนสอบอย่างมีแบบแผน และจำลองการทำงาน รวมทั้งเพิ่มความ
สามารถและสนับสนุนงานวิจัยทางด้านการออกแบบและพัฒนาวงจรดิจิตอลในประเทศไทย โดยมีคำสั่งที่
ไมโครไฟรเซสเซอร์สามารถทำงานได้ในส่วนของโหมดการทำงานปกติ 26 คำสั่ง

7.1 สรุปผลการวิจัย

7.1.1 ผลที่ได้จากการออกแบบ

วงจรไมโครไฟรเซสเซอร์าร์ม 7 ที่ออกแบบทำงานเป็น 3 สเต็ปไปเป็นลำดับ สามารถประมวล
ผลลัพธ์คำสั่งทั้งทางคอมพิวเตอร์, ตอจิก, load และ store ได้ ผลจากการทดสอบทั้งวิธีการทวนสอบอย่างมี
แบบแผนและการจำลองการทำงานด้วยชุดทดสอบที่สร้างขึ้น จำนวน 600 ชุดคำสั่ง สามารถพบข้อผิด
พลาด และได้ทำการแก้ไขจนสามารถทำงานได้ในระดับของการทำงานอย่างถูกต้อง แต่เนื่องจากความซับ
ซ้อนและขนาดของวงจรที่ใหญ่ จึงอาจเป็นไปได้ที่จะบังคับให้คอมพิวเตอร์ที่ซ่อนอยู่ ผลกระทบจากการใช้การทำงาน
สอบอย่างมีแบบแผนน่าช่วยในการทวนสอบทำให้สามารถพบข้อผิดพลาดที่การจำลองการทำงานไม่
สามารถตรวจพบได้ โดยสามารถออกถึงประสิทธิภาพของระบบที่ออกแบบได้ดีขึ้น แต่การทวนสอบอย่าง
เดียวคงไม่สามารถที่จะตรวจสอบการทำงานในส่วนของหน่วยควบคุมและเวลาที่ใช้ในการทำงานได้ จึงจำเป็น
ต้องใช้การจำลองการทำงานช่วยในส่วนนั้นๆ

การใช้โครงสร้างภาษาที่เป็น if – then – else สำหรับมีการกำหนดกรณีความเป็นไปได้ให้ครบถ้วน
เพื่อนในการทำงาน วงจรสั้นเคราะห์จะทำการสร้างแล็ช (Latch) ขึ้นโดยอัตโนมัติทำให้เสียพื้นที่การ
ทำงานไปโดยเปล่าประโยชน์สั่งผลให้ขนาดของวงจรใหญ่ขึ้น

การออกแบบลักษณะของบัสข้อมูลสองทิศทางสามารถทำได้โดยการนำหลักการของ Tri-state
เข้าช่วยเพื่อใช้ในการอ่านเขียนข้อมูล โดยเมื่อใดที่มีการอ่านค่าจากบัสจะทำงานโดยปกติ แต่ถ้าไม่ได้อ่าน
ค่าจากบัส จะต้องทำการส่งค่า “Z” ลงสู่บัสเพื่อให้ส่วนอื่นที่ต้องการใช้บัสเข้าทำงานได้

การออกแบบที่ทำให้เกิด glitch ในวงจร สามารถทำการลดการเกิดก็อตช์นี้ได้โดยการกำหนดค่าเริ่มต้นให้กับสัญญาณหรือตัวแปรในการออกแบบของรด้วยค่า 0 เสมอ ทั้งนี้อาจซึ่งคงมีก็อตช์เหลืออยู่ขึ้นอยู่กับเทคนิคและความเชี่ยวชาญในการออกแบบ แต่ถ้าต้องการกำจัดก็อตช์ให้หมดจากวงจรสามารถทำได้โดยการออกแบบด้วยการใช้สเตเดเมชัน

7.1.2 ผลที่ได้จากการทวนสอบ

จากการวิจัยการออกแบบและทวนสอบในโครงการเซอร์ฟบอร์ดพบว่า การตรวจสอบระบบที่ใหญ่ที่ซับซ้อน จำเป็นต้องใช้การตรวจสอบแบบการจำลองการทำงาน เพราะมีข้อดีกว่าแบบการทวนสอบอย่างมีแบบแผนดังแสดงไว้ในตารางที่ 7.1 และ 7.2 แต่ในงานวิจัยได้นำเสนอการทวนสอบอย่างมีแบบแผนเพื่อเป็นแนวทางในการพัฒนากระบวนการหรือเครื่องมือเพื่อช่วยในการทวนสอบ เมื่อจะทำการจำลองการทำงานยังมีข้อเสียอยู่ เช่น ใช้เวลาในการทวนสอบมากและที่สำคัญยังไม่สามารถรับประกันความถูกต้องได้ครบถ้วน 100 เปอร์เซ็นต์ เนื่องจากในโครงการเซอร์ฟบอร์ดที่ทำการออกแบบมีขนาดซับซ้อนทำให้เป็นไปได้ว่ายังมีบางส่วนของข้อผิดพลาดที่ยังคงแหงอยู่ในระบบที่ออกแบบได้

ตารางที่ 7.1 ข้อดีและข้อเสียของการทวนสอบอย่างมีแบบแผนและการจำลองการทำงาน

| | ข้อดี | ข้อเสีย |
|------------------------|--|--|
| การทวนสอบอย่างมีแบบแผน | <ul style="list-style-type: none"> - ทวนสอบการทำงานของวงจรได้โดยไม่ต้องสร้างชุดทดสอบ - ทำให้ช่วงเวลาในการตรวจสอบวงจรลดลงน้อยลง - เหมาะสมที่จะใช้กับไมโครchip สถาปัตย์ เนื่องจากสามารถแทนการทำงานได้ด้วยโมดูลทางสถาปัตย์ได้ ส่วนในหน่วยควบคุมซึ่งสามารถแทนด้วยโมดูลทางสถาปัตย์ได้ยากกว่าซึ่งไม่เหมาะสมในการทวนสอบด้วยวิธีการ - สามารถออกแบบระดับสูงน้อยและไม่สะดวกในการใช้งาน | <ul style="list-style-type: none"> - มีความซับซ้อนและยาก - การทวนสอบวงจรขนาดใหญ่แต่ซับซ้อนทำได้ยาก - ไม่สามารถทวนสอบวงจรที่เกี่ยวข้องกับเวลา - เครื่องมือที่ใช้ในการทวนสอบกับการออกแบบระดับสูงน้อยและไม่สะดวกในการใช้งาน |

ตารางที่ 7.2 ข้อดีและข้อเสียจากการทวนสอบอย่างมีแบบแผนและการจัดตั้งการทำงาน(ต่อ)

| ข้อดี | ข้อเสีย |
|---|--|
| การจัดตั้งการทำงาน <ul style="list-style-type: none"> - ง่ายและสามารถใช้ในทุกไม้คุณ ของจริง รวมถึงการทำงานที่เกี่ยวข้องกับเวลา - มีเครื่องมือให้ใช้กับการออกแบบระดับสูงมากและสะดวกในการใช้งาน - สามารถตรวจสอบการทำงานในทุกๆหน่วยไม่ว่าจะสามารถเห็นด้วยในคุณภาพทางคณิตศาสตร์ได้หรือไม่ | <ul style="list-style-type: none"> - เสียเวลาในการจัดตั้งการทำงาน ความซุ่มกดสอบ และปรับแก้ระบบที่ใช้จัดตั้งการทำงาน - ต้องสร้างชุดทดสอบจำนวนมากเพื่อให้ครอบคลุมการทำงานของจริงให้มากที่สุด - ไม่สามารถออกแบบประสิทธิภาพของจริงเกี่ยวกับพัฒนาณที่ใช้ |

7.2 ข้อเสนอแนะ

ในการตรวจสอบและแก้ไขทุกครั้งจะต้องเก็บบันทึกผลที่ได้ทั้งหมด และทำการเก็บในคุณในแต่ละเวอร์ชันไว้ทุกครั้งก่อนที่จะมีการเปลี่ยนแปลง เมื่อทดสอบความสมบูรณ์ของในโกรไฟเรซเซอร์ที่ออกแบบเรียบร้อย ควรนำไปโกรไฟเรซเซอร์ที่ได้ผ่านกระบวนการในการลดขนาด และเพิ่มความเร็ว จากนั้นจึงทำการออกแบบในระดับภาษาพิเศษ เพื่อให้ได้แผนภาพทางกายภาพของจริง ตามขั้นตอนดังนี้

1. ลดขนาดในระดับของสถาปัตยกรรมและภาษาพิเศษ เช่น ASME C3.1
2. เพิ่มความเร็วในการทำงานของโกรไฟเรซเซอร์
3. เพิ่มการใช้พลังงานเพื่อให้ประดับหัวลงมากที่สุด
4. ออกแบบอุปกรณ์รับข้างที่ใช้ในการเชื่อมต่อในโกรไฟเรซเซอร์
5. นำไปโกรไฟเรซเซอร์ที่ออกแบบร่วมใช้งานกับส่วนต่างๆ เช่นอุปกรณ์ทางด้านการสื่อสาร เป็นต้น

วงจรที่ทำการออกแบบและพัฒนาขึ้นจะมีประโยชน์และคุณค่าอย่างยิ่งที่ต้องเมื่อได้ถูกนำไปใช้งานได้จริง รวมทั้งการนำเสนอความคิดของ การใช้สถาปัตยกรรมชีวิน นำไปใช้ในการทวนสอบไปสร้างซอฟแวร์เพื่อใช้งานในกระบวนการออกแบบได้จริง