


บทที่ 7

การวางผังวงจรรวมและผลการจำลองการทำงาน

การวางผังวงจรรวมเป็นงานที่สำคัญไม่น้อยไปกว่าการออกแบบวงจรรวมเนื่องจาก ปัญหาความไม่เข้าคู่กัน (mismatch) ของทรานซิสเตอร์ ตัวต้านทานและตัวเก็บประจุที่ใช้ ผลจากตัวต้านทานและตัวเก็บประจุแบบผลิตต่อวงจรรวม ปัญหา Latchup ปัญหาการรบกวนกันของวงจรที่อยู่บริเวณใกล้ๆกัน และผลลัพธ์ที่ไม่คาดคิดอื่น ๆ ล้วนเป็นผลมาจากการวางผังวงจรรวมทั้งสิ้น ดังนั้นการวางผังวงจรรวมจึงเป็นศาสตร์แห่งความสำเร็จในการสร้างวงจรรวมที่สำคัญ

7.1 การวางผังวงจรทรานส์คอนดักเตอร์


วงจรทรานส์คอนดักเตอร์เป็นวงจรหลักที่แสดงถึงคุณสมบัติของวงจรรอง โดยจากการจำลองการทำงานดังที่กล่าวมาแล้วในบทที่ 5 พบว่าหากวงจรทรานส์คอนดักเตอร์มีขั้วหรือศูนย์แบบผลิตอยู่ไกลถึง 1GHz จะทำให้อัตราขยายสัญญาณของวงจรรองคลาดเคลื่อนจาก 1 เท่า ไปถึงประมาณ 1 ± 0.04 เท่าหรือ $\pm 0.34\text{dB}$ ซึ่งเป็นค่าที่มากเมื่อเทียบกับคุณสมบัติที่ต้องการ ดังนั้นการวางผังทรานส์คอนดักเตอร์จึงควรคิดถึงผลของตัวผลิตเป็นสำคัญ



รูปที่ 7.1 วงจรทรานส์คอนดักเตอร์

วงจรทรานส์คอนดักเตอร์ดังในบทที่ 5 ถูกนำมาแสดงอีกครั้งดังรูปที่ 7.1 การวางผังวงจรจะเริ่มจากทรานซิสเตอร์ M8a M9a และ M8b M9b ซึ่งเป็นแหล่งกระแสแบบ wide swing

cascode ของวงจรถานส์คอนดักเตอร์โดยมี M8c M9c เป็นตัวไบอัส ในการวางผังวงจรให้ทรานซิสเตอร์เหล่านี้เข้าคู่กัน (matching) ดังการจำลองการทำงานจะต้องแบ่งแหล่งกระแส (M8 และ M9 ต่อกันแบบ cascode) ออกเป็นชุดย่อยๆ แล้ววางตำแหน่งโดยให้มีจุดศูนย์ถ่วงอยู่จุดเดียวกัน (common centroid) ดังรูปที่ 7.2(บน) ซึ่งสามารถนำไปวางผังวงจรจริงได้ดังรูปที่ 7.2(ล่าง)




รูปที่ 7.2 การวางผังทรานซิสเตอร์ M8a, M9a, M8b, M9b, M8c, M9c
ในวงจรถานส์คอนดักเตอร์

นอกจากนั้นยังมีทรานซิสเตอร์หุ่น (dummy) วางที่ด้านซ้ายสุดและขวาสุดดังรูปที่ 7.2(ล่าง) เพื่อให้ทรานซิสเตอร์ M9a1 และ M9a4 มีขอบเหมือนกับทรานซิสเตอร์อื่นๆข้างใน และข้อควรระวังอีกข้อหนึ่งสำหรับกระบวนการผลิตนี้คือ ไม่ควรวางให้ทรานซิสเตอร์อยู่ห่างจาก substrate contact เกิน 35µm เพื่อให้ทรานซิสเตอร์มีคุณสมบัติใกล้เคียงการจำลองการทำงาน

สำหรับตัวเก็บประจุ C_g ดังในรูปที่ 7.1 จะสร้างจากทรานซิสเตอร์ชนิดเอ็นมอสแล้ววางไว้เป็นชุดเดียวกับ M5 และ M1 ดังรูปที่ 7.3(ซ้ายบน) ซึ่งรูปที่ 7.3 นี้จะประกอบด้วยชุด M5, M1, และ C_c ดังกล่าวทั้งหมด 4 ชุดเหมือนกัน โดยทางด้านซ้าย (บนและล่าง) จะเป็นทรานซิสเตอร์ M5a, M1a และ C_{ca} ส่วนทางขวา(บนและล่าง)จะเป็นทรานซิสเตอร์ M5b, M1b และ C_{cb}


ในกรณีที่ต้องการให้ M5a, M1a, C_{ca} และ M5b, M1b, C_{cb} เข้าคู่กัน (matching) ให้ดีกว่าการวางดังรูปที่ 7.3 ก็อาจสลับชุด M5a, M1a, C_{ca} ล่างซ้ายกับชุด M5b, M1b, C_{cb} ล่างขวาเพื่อให้ชุด a และ b มีจุดศูนย์ถ่วงอยู่จุดเดียวกัน (common centroid) แต่การเชื่อมต่อวงจร (routing) จะซับซ้อนขึ้นซึ่งเป็นผลให้ตัวเก็บประจุชนิดปรสิติกที่เกิดจากการการเชื่อมต่อวงจรมากขึ้นตามไปด้วย และจากการจำลองการทำงาน (ดังจะกล่าวต่อไปในหัวข้อที่ 7.4) พบว่าหากมีตัวเก็บประจุ

ชนิดการผลิตเพิ่มขึ้นที่โนด a1 และ b1 เพียงเล็กน้อยก็จะมีผลทำให้อัตราขยายในแถบผ่านของ วงจรกรองที่มีความถี่บริเวณ 5MHz คลาดเคลื่อนจากอุดมคติออกไป ดังนั้นการวาง M5a, M1a, Cca ทางด้านซ้าย(บนและล่าง)และ M5b, M1b, Ccb ทางด้านขวา(บนและล่าง) ดังรูปที่ 7.3 ก็ เพื่อลดผลจากตัวเก็บประจุชนิดการผลิตที่เกิดจากการการเชื่อมต่อดวงจร อีกทั้ง M5a, M1a, Cca และ M5b, M1b, Ccb ก็ยังไม่ต้องการความเข้าคู่มากนักเพราะค่าทรานส์คอนดักแตนซ์ของวงจรถานส์คอนดักเตอร์ดังรูปที่ 7.1 ขึ้นอยู่กับตัวต้านทานที่ใช้ในวงจรเป็นหลัก




รูปที่ 7.3 การวางผังทรานซิสเตอร์ M1a, M5a, M1b, M5b ในวงจรทรานส์คอนดักเตอร์

ตัวต้านทานที่ใช้ในวงจรทรานส์คอนดักเตอร์มีลักษณะเป็นแบบ binary weighted ดังรูปที่ 7.4(a) โดยสามารถแบ่งเป็นตัวต้านทานย่อยๆค่า $3.5k$ โอห์มเท่ากันทุกตัวได้ดังรูปที่ 7.4(b) โดยตัวต้านทางฝั่งซ้าย (R_a) ควรจะมีค่าเท่ากับ ($maching$) ฝั่งขวา (R_b) เพื่อความสมมาตรของวงจรถานส์คอนดักเตอร์ ดังนั้นการวางผังวงจรจึงพยายามให้ R_a และ R_b มีจุดศูนย์กลางวงอยู่จุดเดียวกัน ดังรูป 7.4(c) แต่การวางผังวงจรควรคำนึงถึงตัวเก็บประจุชนิดการผลิตด้วยเนื่องจากอัตราขยายในแถบผ่านของวงจรกรองมีความไวต่อตัวเก็บประจุชนิดการผลิตที่เกิดจากการเชื่อมต่อด้านทานเหล่านี้มากพอสมควร (ดังจะกล่าวต่อไปในหัวข้อที่ 7.4) ดังนั้นตัวต้านทานบางคู่ได้แก่ R_{a1} และ R_{b1} จึงวางให้การเชื่อมวงจรง่าย



รูปที่ 7.4 การวางผังตัวต้านทานในวงจรทรานซิสเตอร์คอนดักเตอร์

สำหรับทรานซิสเตอร์ M3a, M4a, M3b, M4b, M3c, M4c ก็ใช้รูปแบบการวางผังวงจรเหมือนการวางตัวทรานซิสเตอร์ M8, M9 ต่อจากนั้นก็นำอุปกรณ์ที่วาดไว้มาต่อเป็นตัวทรานซิสเตอร์คอนดักเตอร์ดังรูปที่ 7.5 ซึ่งประกอบด้วยตัวทรานซิสเตอร์คอนดักเตอร์ 2 ตัวมีการวางอุปกรณ์ต่างๆต่อเป็นชั้นๆ ในแนวตั้ง มีสายไบอัส g_4, g_5, g_8 ไบอัสตัวทรานซิสเตอร์ M4, M5, M8 ซึ่งทำหน้าที่ cascode, สายควบคุมการปรับค่าทรานซิสเตอร์คอนดักเตอร์ $V_{t1}, V_{t2}, V_{t3}, V_{t4}$, สายไฟเลี้ยงและสายกราวด์วางยาวในแนวนอน และสำหรับ M3, M4 ของทรานซิสเตอร์คอนดักเตอร์ตัวกลางจะถูกนำไปวางข้างบนรวมกับ M3, M4 ของทรานซิสเตอร์คอนดักเตอร์ตัวบน เพื่อให้วางใกล้กับวงจรป้อนกลับแรงดันขาออก (CMFB) ซึ่งมีข้อดีคือ ตัวเก็บประจุชนิดปรสิติกที่เกิดจากการเชื่อมวงจรที่โนด g_3 ซึ่งเป็นขั้ว (pole) ที่ 2 ของวงจรวจรป้อนกลับแรงดันขาออกจะน้อยลง




รูปที่ 7.5 การวางผังวงจรของวงจรทรานส์คอนดักเตอร์


7.2 การวางผังวงจรกรอง

วงจรกรองทั้งหมดประกอบด้วย วงจรกรองผ่านต่ำชนิดเอลลิปติกอันดับ 5 วงจร Equalizer และวงจรแก้ไข $\text{Sin}(x)/x$ ดังรูปที่ 4.5, 4.12(b), 4.16 ตามลำดับ รวมไปถึงการจัดกลุ่มทรานส์คอนดักเตอร์ของวงจร Equalizer และวงจรแก้ไข $\text{Sin}(x)/x$ ดังที่กล่าวไว้ในหัวข้อ 4.2 และ 4.3 ตามลำดับ สามารถนำมาวางผังวงจรโดยจัดให้ทรานส์คอนดักเตอร์กลุ่มเดียวกันอยู่ใกล้กันได้ดังรูปที่ 7.6 (PMOS ในรูปแทน M3, M4)

ตัวเก็บประจุของวงจรกรองจะวางไว้ข้างล่างตัวทรานส์คอนดักเตอร์ดังรูปที่ 7.8 โดยแบ่งเป็นหน่วยย่อยๆ หน่วยละ 1.75pF ($48.3\mu\text{m} \times 48.3\mu\text{m}$) และตัวเก็บประจุที่เป็นคู่ fully-differential ซึ่งกันและกันทุกคู่ใดๆจะวางแบบให้มีจุดศูนย์ถ่วงอยู่ที่เดียวกันดังรูปที่ 7.7



รูปที่ 7.6 การวางผังตัวทรานส์คอนดักเตอร์ในวงจรกรอง




รูปที่ 7.7 การวางผังตัวเก็บประจุให้มีจุดศูนย์กลางอยู่ที่เดียวกัน

7.3 การวางผังวงจรรวม

การวางผังวงจรของวงจรอื่นๆ หากเป็นอุปกรณ์ที่ต้องการความเข้าคู่กัน (matching) อย่างเช่น differential pair ของวงจรออปแอมป์ต่างๆ วงจรสะท้อนกระแส รวมไปถึงไบโพลาร์ทรานซิสเตอร์ (Vertical CMOS well transistor) ในวงจรสร้างแรงดันอ้างอิง ก็ใช้หลักการวางให้มีจุดศูนย์กลางอยู่ที่เดียวกันและวางให้ใกล้กันมากที่สุด โดยวงจรทั้งหมดสามารถวางผังวงจรรวมได้ดังรูปที่ 7.8 ซึ่งประกอบด้วยวงจรส่วนต่างๆดังต่อไปนี้

- 1) ส่วนของวงจรกรองซึ่งประกอบด้วยแถวของตัวทรานส์คอนดักเตอร์และตัวเก็บประจุ
- 2) วงจรช่วยปรับค่าทรานส์คอนดักเตอร์ (Gm tuning circuit)
- 3) วงจรรับสัญญาณขาเข้า (Input Amp)
- 4) วงจรขยายขาออกของวงจรกรองสร้างสัญญาณกลับ
(Reconstruction output amplifier)

- 5) วงจรขยายขาออกของวงจรกรองแก้การซ้อนทับสัญญาณ
(Anti-aliasing output amplifier)
- 6) วงจรสร้างแรงดันอ้างอิง (Bandgap voltage reference circuit : B.G.)
- 7) วงจรสร้างแรงดันอ้างอิง 3.28 โวลต์สำหรับแรงดันโหมคร่วมในวงจรกรอง
- 8) วงจรสร้างกระแสอ้างอิงและวงจรสะท้อนกระแสอ้างอิงไปใช้ไบอัสวงจรต่างๆ



รูปที่ 7.8 แสดงผังวงจรรวมทั้งหมด

สายจ่ายไฟเลี้ยงและสายกราวนด์ซึ่งวางคู่กันรอบๆ ตัวเก็บประจุ ทรานซิสคอนดักเตอร์ทั้ง 32 ตัวและวงจรถอนกลับโหมคร่วมทั้งหมดของวงจรกรองมีความกว้างถึงเส้นละ $50\mu\text{m}$ เนื่องจากวงจรถอนกลับโหมคร่วมนี้กินกระแสมากถึง 34mA โดยใช้กราวนด์แพ็ด (Pad) รอบๆวงจรรวมถึง 3 แพ็ด ส่วนสายไฟเลี้ยงก็จะใช้ 3 แพ็ดโดยแยกสำหรับวงจขยายขาออกของวงจรกรองแก้การซ้อนทับ (Anti-aliasing Filter) จากการสุ่มสัญญาณ สำหรับวงจขยายขาออกของวงจรกรองสร้างสัญญาณกลับ (Reconstruction Filter) หนึ่งแพ็ด และสำหรับวงจรถอนกลับส่วนที่เหลืออื่นๆ อีกหนึ่งแพ็ด โดยสายจ่ายไฟเลี้ยงซึ่งวางคู่กันกับสายกราวนด์จะมีตัวเก็บประจุชนิดเอ็นมอสวางอยู่ข้างใต้เป็นแนวยาวและวางจุดเชื่อมต่อกับสายกราวนด์กับ substrate เป็นกำแพงยาวรอบๆ วงจรต่างๆ รวมไปถึงมีการจัดเรียงวงรอบๆ ตัวเก็บประจุและตัวทรานซิสคอนดักเตอร์ และยังไปกว่านั้นพื้นที่ที่เหลือระหว่างแพ็ดก็ยังมีวางตัวเก็บประจุชนิดเอ็นมอสคร่อมแรงดันไฟเลี้ยงแทรกลงไปอีกด้วย

แรงดันอ้างอิงจากวงจร Bandgap ซึ่งถูกลากไปใช้เป็นแรงดันอ้างอิงในวงจรต่างๆโดยบางเส้นยาวถึง 3 มิลลิเมตรจะถูกลากไปโดยมีสายกราวนด์ประกอบอยู่สองข้าง มีตัวเก็บประจุชนิดเอ็นมอสวางอยู่ข้างใต้และวางจุดเชื่อมต่อสายกราวนด์กับ substrate เป็นกำแพงยาวตลอดทาง


7.4 ผลการจำลองการทำงาน

วงจรรองที่สร้างได้จะนำมาวัดคุณสมบัติที่ต้องการต่างๆดังในหัวข้อ 2.5 โดยคำนึงถึงความแปรปรวนของกระบวนการผลิตของทรานซิสเตอร์ ตัวต้านทานและตัวเก็บประจุดังนี้


ตารางที่ 7.1 ความแปรปรวนของกระบวนการผลิตสำหรับวัดคุณสมบัติต่างๆของวงจรรอง

	กระบวนการผลิต	ความแปรปรวนของตัวเก็บประจุ	ความแปรปรวนของตัวต้านทาน
1	แบบปกติ ที่อุณหภูมิ 27 C	0%	0%
2		- 14%	- 20%
3			+ 20%
4			- 20%
5			+ 20%
6	แบบเร็ว ที่อุณหภูมิ 0 C	- 14%	- 20%
7		+ 14%	+ 20%
8			- 20%
9			+ 20%
10	แบบช้า ที่อุณหภูมิ 70 C	- 14%	- 20%
11		+ 14%	+ 20%
12			- 20%
13			+ 20%


ความแปรปรวนแบบสุ่มทั้งหมดดังตารางนี้เมื่อนำมาวัดค่าการกระเพื่อมในแถบผ่าน (Rp) การกระเพื่อมของวงจรพริ่งกลุ่ม (Td) และอัตราส่วนสัญญาณต่อสัญญาณรบกวน (SNR) ของวงจรรองแก่การขึ้นทึบสัญญาณและวงจรรองสร้างสัญญาณกลับ ได้ดังกราฟรูปที่ 7.9 ถึงรูปที่ 7.12 และตารางสรุปผลการทดลองที่ 7.2




รูปที่ 7.9 การกระเพื่อมในแถบผ่านที่ขาออกของวงจรกรองแก้การซ้อนทับสัญญาณ



รูปที่ 7.10 การกระเพื่อมในแถบผ่านที่ขาออกของวงจรกรองสร้างสัญญาณกลับ




รูปที่ 7.11 การกระเพื่อมของการประวิงกลุ่มที่ขาออกของวงจรกรองแก้การซ้อนทับสัญญาณ



รูปที่ 7.12 การกระเพื่อมของการประวิงกลุ่มที่ขาออกของวงจรกรองสร้างสัญญาณกลับ

การวัดค่า DG/DP จะเลือกกลุ่มเงื่อนไขจากตารางที่ 7.1 มา 6 แบบโดยแบ่งเป็นกระบวนการผลิตแบบปกติ แบบช้าและแบบเร็วอย่างละ 2 แบบ จากผลการจำลองการทำงานค่า DG ที่ได้มากที่สุดต่ำกว่า 0.1% ซึ่งน้อยกว่าค่าที่มาตรฐานดังตารางที่ 2.1 กำหนดไว้ สำหรับค่า DP ที่โน้ดต่างๆในวงจรดังรูปที่ 7.13 ของผลการจำลองการทำงานทั้งหมด 6 ครั้งถูกนำมาแสดงดังตารางที่ 7.2



รูปที่ 7.13 แสดงโครงสร้างของวงจรกรอง


ตารางที่ 7.2 ค่า DP ที่โน้ดต่างๆในวงจรรูปที่ 7.13

ค่า DP ที่ การผลิต	โน้ด (1) (องศา)	โน้ด (2) (องศา)	โน้ด (3) (องศา)	โน้ด (4) (องศา)	โน้ด (5) (องศา)	โน้ด (6) (องศา)
แบบปกติ (1)	0.025	0.46	0.41	0.44	0.49	0.42
แบบปกติ (3)	0.020	0.36	0.43	0.45	0.52	0.46
แบบเร็ว (7)	0.019	0.22	0.36	0.38	0.46	0.39
แบบเร็ว (9)	0.016	0.48	0.42	0.39	0.49	0.41
แบบช้า (10)	0.030	0.05	0.53	0.55	0.70	0.58
แบบช้า (13)	0.032	0.41	0.63	0.65	0.77	0.70

ค่า DP ที่ขาออกของวงจรรองตามมาตรฐานระดับ Desktop ต้องการน้อยกว่า 0.5 องศา แต่จากตารางที่ 7.2 ค่า DP ที่ขาออกของวงจรรอง (ในด(5) และ ในด(6)) ยังคงผ่านเพียงกระบวนการผลิตในแบบปกติและแบบเร็วและเมื่อดูค่า DP ที่ในดอื่นๆจะพบว่าค่า DP ส่วนใหญ่มาจากส่วนของวงจรรอง และส่วนวงจรขยายขาออกของวงจรสร้างสัญญาณกลับ ในส่วนของวงจรรองอาจแก้ได้หลายวิธีแต่ก็ต้องแลกกับคุณสมบัติที่ต้องการอื่นๆดังนี้

- เพิ่มความเป็นเชิงเส้นของวงจรรองด้วยการเพิ่มกระแสไบอัสตัวทรานส์คอนดักเตอร์โดยให้ค่าความต้านทานทุกตัวคงที่ หรือก็คือทำให้อัตราส่วนกระแสสัญญาณต่อกระแสไบอัสลดลง แต่ก็ต้องแลกกับค่าการกระเพื่อมในแถบผ่านที่เพิ่มขึ้นซึ่งอธิบายไว้ในบทที่ 5 เรื่องความเป็นเชิงเส้นของวงจรรอง
- เพิ่มความเป็นเชิงเส้นของวงจรรองด้วยการลดช่วงความต้านทานที่ปรับได้ของทรานซิสเตอร์ Mr1 ในรูปที่ 5.2 แต่ก็ทำให้ช่วงการปรับค่าทรานส์คอนดักเตอร์แบบละเอียดของตัวทรานส์คอนดักเตอร์ลดลงตามไปด้วย
- ลดขนาดสัญญาณที่แกว่งในวงจรรองลงซึ่งเป็นการลดค่า DP ของวงจรลงอย่างรวดเร็วเนื่องจากวงจรรองมีโครงสร้างแบบ fully differential จึงทำให้ทรานส์คอนดักเตอร์ที่ใช้มีค่าความไม่เป็นเชิงเส้นเฉพาะกำลังคู่ดังสมการที่ (7-1) และจากผลการทดลองวัดค่า DP ที่ความสว่างของสัญญาณ (luminance) ค่าต่างๆดังกราฟรูปที่ 7.14 ก็พบว่ามีลักษณะเป็นฟังก์ชันกำลังสองรูปพาราโบลาโบล่าร์ แต่การลดขนาดสัญญาณก็ทำให้ค่าอัตราส่วนสัญญาณต่อสัญญาณรบกวน (SNR) เพิ่มมากขึ้นด้วย

$$Gm(v_m) = k_0 + k_2 v_m^2 + k_4 v_m^4 + \dots \quad (7-1)$$



รูปที่ 7.14 ค่า DP ของวงจรรองที่ความสว่างของสัญญาณ (luminance) ค่าต่างๆ

- นำช่วงกว้างของไฟเลี้ยงมาลดสัญญาณรบกวนแบบอเล็กทรอนิกส์แล้วลดขนาดสัญญาณที่แกว่งในวงจรกรองลงโดยให้อัตราส่วนสัญญาณต่อสัญญาณรบกวน (SNR) คงที่ (ดังที่กล่าวไว้ในบทที่ 5 หน้า 40)
- ลดอันดับของวงจรกรองลงหรือก็คือลดจำนวนอุปกรณ์ที่ใช้ในวงจรกรองลง ซึ่งการลดอันดับของวงจรกรองผ่านต่ำก็จะทำให้การลดทอนในแถบหยุดน้อยลง หากลดอันดับของ Equalizer ก็เป็นการเพิ่มการกระเพื่อมของการประวิงกลุ่ม (Group delay) ให้มากขึ้น

วิธีลดค่า DP ต่างๆที่กล่าวมาทั้งหมดนี้ได้ถูกนำมาใช้จนได้คุณสมบัติของวงจรกรองอื่นๆได้แก่ การกระเพื่อมในแถบผ่าน (Rp) การลดทอนในแถบหยุด(Rs) การกระเพื่อมของการประวิงกลุ่ม (Td) อัตราส่วนสัญญาณต่อสัญญาณรบกวน (SNR) รวมไปถึงช่วงกว้างไฟเลี้ยง 5 โวลต์ ให้อยู่ในมาตรฐานระดับ Desktop ทั้งหมดแล้ว ดังนั้นการปรับปรุงค่า DP ให้ดีขึ้นอีกจึงยังคงเป็นปัญหาต่อไป

ตารางที่ 7.3 สรุปผลการจำลองการทำงานของวงจรกรอง


คุณสมบัติของวงจรกรอง	แบบ Anti-aliasing	แบบ Reconstruction
การกระเพื่อมในแถบผ่าน (Rp)	$\pm 0.5\text{dB}$	$\pm 0.47\text{dB}$
การลดทอนในแถบหยุด (Rs)	42dB	37dB
การกระเพื่อมของการประวิงกลุ่ม (Td)	$\pm 30\text{ns}$	$\pm 30\text{ns}$
อัตราส่วนสัญญาณต่อสัญญาณรบกวน (SNR)	55dB	52dB
ความต่างอัตราขยาย (DG)	< 0.1%	< 0.1%
ความต่างเฟส (DP)	≈ 0.49 องศา	≈ 0.57 องศา
อัตราการขจัดสัญญาณรบกวนจากแหล่งจ่ายไฟ (PSRR) (ที่ความถี่ 5.5MHz)	> 80dB	35dB
ไฟเลี้ยง	4.5 – 5.5 โวลต์	
กำลังงานรวม	61.9mA x 5V = 309.5mW	
<ul style="list-style-type: none"> ● ส่วนวงจรกรอง ● วงจรขยายสัญญาณขาเข้า ● วงจรขยายสัญญาณขาออกแบบ Anti-aliasing ● วงจรขยายสัญญาณขาออกแบบ Reconstruction ● วงจรช่วยปรับค่าทรานส์คอนดักแตนซ์ ● วงจรไบอัสอื่นๆ 	35.7mA	3.2mA
	1.6mA	
	5.2mA	
	15mA	
	1.2mA	

สำหรับค่า DP ที่มาจากส่วนวงจรมายาออกแบบ Reconstruction อาจเปลี่ยนโครงสร้างตัวขับโพลไปใช้ไบโพลาร์ทรานซิสเตอร์ภายนอกชิพช่วยได้ดังรูปที่ 6.5(d) ซึ่งให้ค่า DP ที่น้อยกว่าโครงสร้างดังรูปที่ 6.5(b) ซึ่งใช้เอ็นมอสเป็นตัวขับโพลดังที่ได้กล่าวไว้ในบทที่ 6

7.5 ผลจากประสิทธิของการเดินสายเชื่อมต่อนังวงจร (routing)


ดังที่กล่าวไว้ในหัวข้อที่ 5.1 ว่าความคลาดเคลื่อนเฟส (phase error) หรือผลจากขั้วและศูนย์ขั้วชนิดประสิทธิมีผลต่ออัตราขยายในแถบผ่านของวงจรกรองเป็นอย่างมาก และเพื่อให้ง่ายต่อการวิเคราะห์ผลตอบสนองทางความถี่ โครงสร้างทรานซิสคอนดักเตอร์อย่างง่ายดังรูปที่ 5.2(b) จึงถูกสมมติขึ้นโดยสามารถเขียนแบบจำลองสัญญาณขนาดเล็กได้ดังรูปที่ 5.2(c) ซึ่งมี 1 ขั้วและ 1 ศูนย์ดังสมการที่ (5-2)

ตัวเก็บประจุ C_d ในสมการที่ (5-2) มาจากประสิทธิของตัวทรานซิสเตอร์และการเดินสายเชื่อมต่อนังวงจร (routing) ประสิทธิของตัวทรานซิสเตอร์สามารถคำนวณได้ด้วยแบบจำลองของทรานซิสเตอร์ (Transistor model) ดังนั้นผลของตัวเก็บประจุดังกล่าวถึงถูกรวมไว้ในผลการจำลองการทำงานในระดับวงจรดังหัวข้อ 7.4 แต่ผลจากประสิทธิของการเดินสายเชื่อมต่อนังวงจรต้องลงวาดผังวงจรให้เสร็จเสียก่อนจึงจะคำนวณได้ จากผังวงจรที่วาดได้จะพบว่าตัวเก็บประจุแบบประสิทธิที่โนดต่างๆดังรูปที่ 7.15 และเมื่อนำมาจำลองการทำงานอีกครั้งจะพบว่าอัตราขยายในแถบผ่านของวงจรกรองจะคลาดเคลื่อนออกไปดังรูปที่ 7.16




รูปที่ 7.15 ตัวเก็บประจุแบบประสิทธิที่โนดต่างๆจากการสายเชื่อมต่อนังวงจรทรานซิสคอนดักเตอร์

การแก้ผลของ C_d ซึ่งเกิดจากประสิทธิของการเดินสายเชื่อมต่อนังวงจรดังกล่าวอาจทำได้วิธีเดียวกับการชดเชยความคลาดเคลื่อนเฟสดังที่กล่าวไว้ในหัวข้อที่ 5.1 ซึ่งก็คือการเพิ่มค่า C_g ในวงจรที่ 5.2(a) เข้าไปอีกเพื่อชดเชยผลจากการเพิ่มขึ้นของ C_d



รูปที่ 7.16 ผลจากตัวเก็บประจุแบบปรสิติกที่โนดต่างๆจากการสายเชื่อมต่อวงจรถานส์คอนดักเตอร์ (b) และผลการใช้ C_g ชดเชยกลับคืน (c)

นอกจากนั้นการวางผังวงจรรองดังรูปที่ 7.8 ซึ่งวงจรถานส์คอนดักเตอร์แยกกับตัวเก็บประจุซึ่งหากันถึงประมาณ $800\mu\text{m}$ จึงเป็นผลให้ตัวอินทิเกรตในวงจรรองมีความคลาดเคลื่อนเฟส (phase error) ที่เกิดจากความต้านทานจากการเชื่อมต่อทรานส์คอนดักเตอร์กับตัวเก็บประจุ โดยอาจแสดงตัวอย่างได้ดังรูปที่ 7.17




รูปที่ 7.17 ตัวอย่างความต้านทานชนิดปรสิติกจากการเชื่อมต่อทรานส์คอนดักเตอร์กับตัวเก็บประจุ

จากรูปที่ 7.17 จะแบ่งตัวต้านทานเป็น 3 ตัว R_1 และ R_2 ซึ่งต่อกับขาออกของ G_{m1} และขาเข้าของ G_{m2} ตามลำดับจะไม่มีผลกับวงจรรองเนื่องจากทั้งขาออกของ G_{m1} และขาเข้าของ G_{m2} เป็นโนดที่มีความต้านทานสูงอยู่แล้ว แต่สำหรับ R_3 ซึ่งต่ออนุกรมกับตัวเก็บประจุจะทำให้เกิดความคลาดเคลื่อนเฟส (phase error) ของตัวอินทิเกรตได้ ดังนั้นการเลือกขนาดสายสัญญาณในการเชื่อมต่อวงจรรองจึงควรเลือกให้เหมาะสม โดยสายที่ต่อจากขาออกและขาเข้าของทรานส์คอนดักเตอร์อาจใช้ความกว้างไม่มากนักก็ได้ (มีความต้านทานมากได้) แต่สายที่เชื่อมต่อกับตัวเก็บประจุควรจะใช้ความกว้างพอสมควรเพื่อลดค่าความต้านทานในสาย

การเลือกค่าความกว้างสายที่เชื่อมตัวเก็บประจุจะแปรตามค่าตัวเก็บประจุที่ใช้ที่โนดนั้น เพื่อให้ตัวเก็บประจุแบบปรสิติกที่เกิดจากการวางสายสัญญาณไม่มีผลมากนัก ตัวอย่างเช่น โหนดที่

ใช้ตัวเก็บประจุ 40pF จะใช้สายสัญญาณกว้างถึง $24.2\mu\text{m}$ ในขณะที่โนดที่ใช้ตัวเก็บประจุ 4pF จะใช้สายสัญญาณกว้างเพียง $4.4\mu\text{m}$ เป็นต้น จากนั้นจึงนำความกว้างสายต่างๆ ที่วาดผังวงจรมาคำนวณค่าความต้านทานแล้วนำไปจำลองการทำงานอีกครั้งจะได้ผลดังกราฟรูปที่ 7.18(b) และหากเลือกสายที่เชื่อมต่อดั้วเก็บประจุที่ทุกโนดให้กว้างเพียง $2.2\mu\text{m}$ เท่ากันหมดจะได้ผลการจำลองดังกราฟรูปที่ 7.18(c) ซึ่งจะเห็นได้ชัดว่าการเลือกขนาดสายสัญญาณในวงจรรองก็เป็นข้อควรระวังอย่างหนึ่ง



รูปที่ 7.18 ผลจากตัวต้านทานแบบปรสิติดที่เกิดจากการเชื่อมต่อดั้ววงจรรอง

7.6 สรุป

เทคนิคการวางผังวงจรที่ใช้สำหรับวงจรรองสามารถสรุปได้ดังนี้

- การวางทรานซิสเตอร์ ตัวต้านทานและตัวเก็บประจุให้เข้าคู่กัน (match) ใช้หลักการวางให้อุปกรณ์ที่ต้องการวางให้เข้าคู่ มีจุดศูนย์กลางอยู่ร่วมกัน (Common centroid)
- วางทรานซิสคอนดักเตอร์ในวงจรรองที่อยู่ในกลุ่มเดียวกัน ดังที่แบ่งไว้ในบทที่ 4 ให้อยู่ใกล้ๆกัน เพื่อลดความแปรปรวนของอัตราขยายในแถบผ่านที่เกิดจากความไม่เข้าคู่กันของทรานซิสคอนดักเตอร์
- วาง Substrate contact ให้อยู่ใกล้กับทรานซิสเตอร์ (ห่างไม่เกิน $35\mu\text{m}$) เพื่อให้ทรานซิสเตอร์มีคุณสมบัติจริงใกล้เคียงกับการจำลองการทำงาน
- วาง Guard ring ล้อมรอบวงจรต่างๆ เพื่อลดการรบกวนซึ่งกันและกัน
- วางตัวเก็บประจุชนิดเงินมอสคร่อมแหล่งจ่ายไฟในพื้นที่ว่าง เช่น ที่วางระหว่างแพ็ค ที่วางได้สายไฟเลี้ยงและสายกราวด์ที่วางขนานกัน เป็นต้น เพื่อลดการรบกวนจากแหล่งจ่ายไฟ

การจำลองการทำงานด้วยความแปรปรวนของอุปกรณ์แบบสุดขอบทั้งหมดได้คุณสมบัติตามมาตรฐาน CCIR601 ในระดับ desktop ทั้งหมดยกเว้นในกระบวนการผลิตแบบซ้ำเท่านั้นที่ค่า DP (Differential Phase) มากกว่ามาตรฐานไปเล็กน้อย



ศูนย์วิทยทรัพยากร
จุฬาลงกรณ์มหาวิทยาลัย