

การเก็บบันทึกสัญญาณอนาคต



นายประยุค คงอภิรักษ์

001613

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต  
ภาควิชาชีวกรรมไฟฟ้า  
บัณฑิตวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย

๗.๘. ๒๕๒๓

๑๖๔๔๑๓๒

**STORAGE OF ANALOG WAVEFORMS**

**Mr. Prayad Krongapiroadee**

**A Thesis Submitted in Partial Fulfillment of the Requirements**

**for the Degree of Master of Engineering**

**Department of Electrical Engineering**

**Graduate School**

**Chulalongkorn University**

**1980**

หัวขอวิทยานิพนธ์	เกรี่องบันทึกสัญญาณօนาลอก
โดย	นายประพยัค คงองอภิรักษ์
ภาควิชา	วิศวกรรมไฟฟ้า
อาจารย์ที่ปรึกษา	ผู้ช่วยศาสตราจารย์ ดร. โภทน อารียา


---


บันทึกวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย อนุมัติให้นิมวิทยานิพนธ์ฉบับนี้เป็นส่วนหนึ่ง  
ของการศึกษาด้านหลักสูตรปริญญามหาบัณฑิต

 ..... คณะศิษษย์วิทยาลัย  
(รองศาสตราจารย์ ดร. สุประดิษฐ์ บุนนาค)

คณะกรรมการสอบวิทยานิพนธ์

 ..... ประธานกรรมการ  
(ผู้ช่วยศาสตราจารย์ ดร. ชาครี ศรีไพบูลย์)

 ..... กรรมการ  
(ผู้ช่วยศาสตราจารย์ ดร. โภทน อารียา)

 ..... กรรมการ  
(ผู้ช่วยศาสตราจารย์ กฤชดา วิศววีรานันท์)

 ..... กรรมการ  
(ผู้ช่วยศาสตราจารย์ ประยูร เจริญวัฒนา)

ดิฉันเห็นชอบบันทึกวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย

หัวข้อวิทยานิพนธ์ เครื่องบันทึกสัญญาณอนาคต

ชื่อนิสิต นาย ประษัย กรองอธิรดี

อาจารย์ที่ปรึกษา ผู้ช่วยศาสตราจารย์ ดร. โภ睥 อารียา

ภาควิชา วิศวกรรมไฟฟ้า

ปีการศึกษา 2523



บหคดยอ

วิทยานิพนธ์นี้มีวัตถุประสงค์ที่จะประยุกต์เทคนิคการบันทึกสัญญาณอนาคตโดยแปลงเป็นสัญญาณกิจกอล แล้วบันทึกไว้ในหน่วยความจำทางอิเลคทรอนิกส์หรือ RAM (Random access memory) มาใช้สร้างเป็นเครื่องมือเพื่อใช้เป็นเครื่องบันทึกสัญญาณสำหรับเครื่องมือบางอย่าง เช่น ออสซิลโลสโคปแบบธรรมชาต และ x-y recorder โดยการอ่านข้อมูลที่บันทึกไว้ออกมาด้วยอัตราเร็วที่เหมาะสมสมแล้วแปลงสัญญาณกิจกอลที่อ่านໄດ້กลับมาเป็นสัญญาณอนาคตตามเดิม แม้ว่าการบันทึกสัญญาณอนาคตโดยมีการทำกันแล้วโดยสร้างเป็น ออสซิลโลสโคปที่สามารถบันทึกสัญญาณໄດ້ แต่สำหรับเครื่องมือที่สร้างขึ้นประกอบวิทยานิพนธ์นี้ใช้ประกอบกับ ออสซิลโลสโคป แบบธรรมชาต ซึ่งมีอยู่กามหนึ่งปฏิบัติการโดยทั่วไป โดยมีขาเข้าสำหรับรับสัญญาณที่จะบันทึก และสัญญาณออกที่อยู่ในเข้าออสซิลโลสโคป นอกจากนี้ยังมีขาออกสำหรับท่อเข้า x-y recorder อีกด้วย เนื่องจากเครื่องมือนี้สามารถตั้งความถี่ การสูญในตอนบันทึกให้มากกว่า เท่ากันหรือน้อยกว่าความถี่ในการอ่านค่าซึ่งกังไว้กันที่ ทำให้สามารถแปลงสัญญาณความถี่ที่มากกันไปเป็นสัญญาณความถี่สูงพอที่จะเห็นเป็นภาพท่อในบันทึกอสซิลโลสโคป หรือสามารถแปลงสัญญาณความถี่สูงให้มีความถี่ที่ต่ำลงพอที่จะใช้กับ x-y recorder ได้ นอกจากนี้การอ่านค่าสามารถอ่านช้า ๆ กัน ทำให้สามารถแสดงภาพสัญญาณที่เกิดขึ้นจริงเดียวให้เป็นภาพนิ่งบันทึกอสซิลโลสโคปได้

ในทางภาคทฤษฎี ให้ไว้เกราะที่สเปคตรัมของสัญญาณรูปคลื่นชายน์ที่ถูกสูบเพื่อศึกษาลักษณะสมบัติทั่ว ๆ ไปของสัญญาณที่ถูกสูบ โดยเฉพาะอย่างยิ่งใช้ประกอบการออกแบบวงจรกรอง

แบบผ่านท่อในภาคเข้าและภาคออก การวิเคราะห์ใช้วิธี Numerical method โดยอาศัยทฤษฎีบทของ Fourier

รายละเอียดของระบบมีดังนี้ DAC (Digital to analog converter) เป็นแบบวงจรรวม (IC) ADC(Analog to digital converter) เป็นแบบผสม โดยมี ADC แบบชานาน ย่อย ๆ ประกอบกับ DAC และวงจรเปรียบเทียบ (Comparator) เพื่อประกอบเป็น ADC แบบ Successive approximation ที่มีการเปลี่ยนแปลงครั้งละ 3 บิต หรือ 2 บิต สำหรับกลุ่มของบิตที่มีนัยสำคัญ โดยใช้ DAC ตัวเดียวกันที่ใช้แปลงสัญญาณในตอนอ่านค่า วงจรจำใช้ static MOS RAM วงจรควบคุมส่งสัญญาณควบคุมให้ระบบทำงานโดยเริ่มจากสภาวะการบันทึกค่า เสิร์จแล้วเปลี่ยนเป็นสภาวะการอ่านค่า โดยอัตโนมัติ ภาคออกมีวงจรกรองแบบผ่านท่อเพื่อขัดขาร์โนนิกความถี่สูงที่เป็นผลจากการสูมค่า

เครื่องมือที่สร้างขึ้นนี้สามารถใช้กับสัญญาณเข้าความถี่สูงสุด 25 kHz โดยใช้ความถี่สูงสุด 250 kHz ผลการทดสอบพบว่า ADC ทำงานโดยมีความผิดพลาดทางขนาดค่อนข้างสูงและไม่แน่นอน อันเป็นผลให้การทดสอบค่ายสัญญาณชายน้ำได้สัญญาณออกที่มีรูปร่างเพียงไป ส่วนความถูกต้องทางความถี่มีความแม่นยำสูงมาก เนื่องจากวงจรควบคุมใช้ Crystal oscillator สำหรับควบคุมความถี่

Thesis Title      Storage of Analog Waveforms

Name                Mr. Prayad Krongapiradee

Thesis Advisor     Assist. Prof. Gothom Arya, Doc. Ing.

Department        Electrical Engineering

Academic Year    1980

#### ABSTRACT

The objective of this thesis is to apply the techniques of storing analog waveforms (after their conversion into digital form) in a RAM (random access memory), to the design of an instrument, to be used with other equipment such as an ordinary oscilloscope or an X-Y recorder, with the capability of storing and displaying analog waveforms at convenient read-out speeds. Although a storage oscilloscope could perform similar functions, the instrument, designed here, requires only an ordinary oscilloscope which is generally found in laboratories. It is a complete unit, with one analog input and two outputs, one for the oscilloscope and another one for the X-Y recorder. The input analog waveform can be sampled at different pre-selected frequencies which are greater, equal or less than the fixed read frequency. Therefore, the instrument can either convert an extremely low frequency waveform into a higher frequency one thus allowing a continuous trace display on the oscilloscope, or convert a high frequency waveform into a lower frequency one suitable for the X-Y recorder.

Moreover, the output signal is obtained by reading out repeatedly from the memory, therefore a one-shot or transient signal can be displayed continuously.

In the theoretical part of this thesis, the spectrum of the sampled sine wave is analyzed. The result of the analysis is used in the design of the low pass filter of the input-output unit. The analysis is done numerically using the Fourier series.

The instrument is composed of different units. The DAC (Digital to analog converter) is an integrated circuit type. The ADC (Analog to digital converter) is a hybrid type consisting of 3-bit and 2-bit parallel type converters together with the DAC (the same one that is used to convert digital signals from the memory into analog signals) and comparators to form a special type of successive approximation converter where three bits (two bits for the least significant bits) are tried at a time. Static MOS RAM's are used as the memory. The control circuit first sets the system into the write mode, then automatically changes to the read mode. The output stage incorporates a low pass filter to get rid of the higher harmonics resulting from the sampling process.

The result from testing shows that the instrument can store input signals from DC. up to 25 KHz with 250 KHz as the highest sampling rate. The error in amplitude of the output signal is quite high due to erroneous operation of the ADC. The accuracy in frequency of time measurement is high due to the use of the crystal oscillator in the control circuitry.

กิติกรรมประกาศ



ข้าพเจ้าขอขอบคุณ แผนกอิเล็กทรอนิกส์ และระบบสื่อสาร บริษัทไฟฟ้ามีดิปส์ แห่งประเทศไทย จำกัด ที่ได้อนุญาตให้ใช้สถานที่ เอกสารข้อมูลต่าง ๆ และเครื่องมือ ที่ใช้ในงานวิจัยขึ้นนี้ ขอขอบคุณพนักงานของแผนกคั่งกล่าวทุก ๆ ท่านที่ให้ความร่วมมือ และความช่วยเหลือ จนกระตุ้นงานวิจัยนี้สำเร็จลุล่วงไปด้วยดี และขอขอบคุณ ผู้ช่วยศาสตราจารย์ ดร. โภม อารียา อารยที่ปรึกษาของข้าพเจ้าที่กรุณาสละเวลา อันมีค่าของท่านโดยการสอนและผลงาน ให้คำแนะนำปรึกษา ให้กำลังใจ และตรวจทานวิทยานิพนธ์ ฉบับนี้อย่างละเอียดถ้วนแบบทุกบรรทัด.

ประยัค ครองอภิรดี

23 ก.ย. 2523

## สารบัญ

หน้า

บทคัดย่อภาษาไทย . . . . .	๑
บทคัดย่อภาษาอังกฤษ . . . . .	๕
กิจกรรมประจำ . . . . .	๙
รายการตารางประกอบ . . . . .	๒๓
รายการภาพประกอบ . . . . .	๒๕
<b>บทที่</b>	



1. บทนำ . . . . .	๑
1.1 การบันทึกสัญญาณอนาล็อก . . . . .	๑
1.2 วัตถุประสังค์และขอบเขตของงาน . . . . .	๒
1.3 เครื่องบันทึกสัญญาณอนาล็อกที่มีจ่าหน่าย . . . . .	๔
2. ข้อตกลงในการเรียกชื่อสัญญาณและสัญญาณที่ใช้ในวงจร . . . . .	๖
2.1 ชื่อสัญญาณทาง ๆ . . . . .	๖
2.2 สัญญาณที่ใช้ในวงจร . . . . .	๗
3. ทฤษฎี . . . . .	๑๐
3.1 ทฤษฎีบทของการสุ่ม (Sampling theorem) . . . . .	๑๐
3.2 การจักรทัศ . . . . .	๑๑
3.3 การวิเคราะห์สเปกตรัมของสัญญาณที่ได้จากการสุ่ม . . . . .	๑๔
4. การออกแบบระบบ . . . . .	๑๘
4.1 บล็อกໄโคะแกรนเบื้องท้น . . . . .	๑๘
4.2 ส่วนย่อยของระบบ . . . . .	๒๐

## สารบัญ (ทอ)

บทที่

หน้า

4.2.1 S/H (Sample and Hold) . . . . .	20
4.2.1.1 S/H ซึ่งใช้ FET . . . . .	22
4.2.1.2 S/H ซึ่งใช้ diode transmission gate	23
4.2.2 ADC (Analog to digital converter) . . .	25
4.2.2.1 ADC แบบขั้นบันได . . . . .	27
4.2.2.2 Successive Approximation converter	29
4.2.2.3 Dual - Slope Converter . . . . .	31
4.2.3 RAM (Random access memory) . . . . .	33
4.2.3.1 Static MOS RAM . . . . .	33
4.2.3.2 Dynamic MOS RAM . . . . .	34
4.2.4 DAC (Digital to analog converter) . . .	36
4.2.4.1 The weighted-resistor DAC . . . .	36
4.2.4.2 The R-2R ladder DAC . . . . .	36
4.2.4.3 The current-driven DAC . . . . .	36
4.2.4.4 The inverted-ladder DAC . . . . .	36
4.2.5 วงจรกรองแบบผ่านต่ำ (LPF) . . . . .	39
4.2.5.1 วงจรกรองอันดับหนึ่ง . . . . .	40
4.2.5.2 วงจรกรองอันดับสอง . . . . .	40
4.3 การเลือกส่วนย่อยของระบบเพื่อกำหนดลักษณะแกนเรืองแสง ของระบบ . . . . .	42
5. การออกแบบส่วนย่อยของระบบและการทดสอบเฉพาะส่วน . . . . .	49
5.1 แผนผังจรดแลงจ่ายไฟฟ้า . . . . .	49
5.2 แผนผังจรดเปล่งสัญญาณ . . . . .	50

## สารบัญ (ทอ)

บทที่		หน้า
5.2.1 DAC . . . . .		52
5.2.2 ADC แบบขนาด 3 บิทซุกแรก . . . . .		57
5.2.3 ADC แบบขนาด 3 บิทซุกที่สอง . . . . .		68
5.2.4 ADC แบบขนาด 2 บิท . . . . .		72
5.2.5 วงจรสมบูรณ์ของແຜງງຈະແປລງສັງຍາພ . . . . .		74
5.2.5.1 ກາຣວັກເວລາອູ້ທີ່ຂອງກາຄືຈິຕອດ 6 ບີທແຮກ		76
5.2.5.2 ກາຣວັກເວລາອູ້ທີ່ຂອງກາຄືຈິຕອດ 2 ບີທແລັງ		77
5.3 ແຜງງຈະຈໍາ . . . . .		79
5.4 S/H . . . . .		82
5.5 ແຜງງຈະຈຽບຄຸມ . . . . .		87
5.5.1 ຂອກກຳທັນຄຸຂອງວັງຈະຈຽບຄຸມ . . . . .		87
5.5.2 ວັງຈະຈຽບຄຸມສກາວະຂອງເກົ່າອົງ . . . . .		89
5.5.3 ສັງຍາພກົນຄຸມທີ່ຂຶ້ນກັບສກາວະຂອງເກົ່າອົງ . . . . .		96
5.5.4 ວັງຈະສ່ວັງສັງຍາພກົນຄຸມ . . . . .		98
5.5.5 ວັງຈະເປີ່ຍັນແປລງກວານດີໃນກາຣສຸມ . . . . .		100
5.5.6 ກາຣທົກສອບວັງຈະແລະກາຣແກ້ໄຂ . . . . .		105
5.5.7 ວັງຈະສົມບັນຫຼວງແຜງງຈະຈຽບຄຸມ . . . . .		109
5.6 ແຜງງຈະຈາກເຂົາແລະກາຄອກ . . . . .		109
5.6.1 ວັງຈະກາຮອງສັງຍາພແນບຢານທໍາ (LPF) . . . . .		109
5.6.2 ວັງຈະສ່ວັງສັງຍາພທິກເກອົບອັກໂນມືດີ . . . . .		120
5.6.3 ວັງຈະສົມບັນຫຼວງແຜງງຈະຈາກເຂົາແລະກາຄອກ . . . . .		122
6. ກາຣທົກສອບທີ່ຮະບນ . . . . .		124
6.1 ກາຣທົກສອມ ADC ໂດຍໃຊ້ສັງຍາພກົນຈາກແຜງງຈະຈຽບຄຸມ		124
6.2 ກາຣທົກສອບຜລການຂອງ ADC ແລະ S/H . . . . .		126
6.3 ກາຣທົກສອບທີ່ຮະບນ . . . . .		128

สารบัญ (ทอ)

บทที่	หน้า
7. ส្តុចំណួននៃសេនដែលបានរាយកំណត់ . . . . .	135
កោសារអាងវិង . . . . .	139
ភាគធម្មនក ក ពូរកម្រោគនិងការរិករាជនៃបេក្ខណ៍នៃស៊ូនុយណីទៅការត្រួតពិនិត្យ . . . . .	141
ភាគធម្មនក ខ ខំណួននៃស៊ូនុយណីទៅការត្រួតពិនិត្យ ។ ភាគធម្មនក ឃើញពិនិត្យ . . . . .	154
ភាគធម្មនក គ រាយការណ៍ការងារក្នុងក្រសួងសាធារណការនៃរដ្ឋបាល . . . . .	169
ប្រវត្តិកិច្ចិយន . . . . .	174

### รายการตารางประกอบ

รายการ	หน้า
3.2-1 Natural binary code . . . . .	11
3.2-2 รหัสที่ใช้กันมากสำหรับสัญญาณอนาล็อกที่มีค่าทั้งบวกและลบ . . . . .	12
5.2-1 ผลการทดสอบ DAC เทียบกับค่าที่คำนวณตามทฤษฎี . . . . .	55
5.2-2 ผลการทดสอบ ADC แบบชานาน 3 มิลลิวินาที . . . . .	65
5.2-3 แรงดันของสัญญาณเข้าที่จุดเปลี่ยนรหัสทั้ง ๓ ของ ADC แบบชานาน 3 มิลลิวินาที . . . . .	67
5.2-4 แรงดันของสัญญาณเข้าที่จุดเปลี่ยนรหัสทั้ง ๓ ของ ADC แบบชานาน 3 มิลลิวินาทีที่สอง . . . . .	72
5.5-1 แสดงตัวเลขที่สำคัญที่เกี่ยวกับการตั้งค่าความถี่สูงที่ค่าต่าง ๆ . . . . .	104
5.6-1 ตารางแสดงผลตอบสนองความถี่ของวงจรกรองแบบ Butter worth อันดับ ๔ . . . . .	113
5.6-2 ผลการทดสอบการตอบสนองความถี่ของวงจรกรอง . . . . .	119

## รายการรูปประกอบ

รูป	หน้า
3.3-1 แสดงสัญญาณที่ได้จากการลุ่มเทียบกับสัญญาณเข้า	14
3.3-2 แสดงสเปคตรัมของ (ก) สัญญาณชายน์ความถี่ $w_1$ (ข) สัญญาณที่มีແນບ ความถี่จำกัดไม่เกิน $w_m$	14
3.3-3 กลไกขยายที่ถูกสุ่ม ซึ่งจะทำการวิเคราะห์สเปคตรัม	17
3.3-4 สเปคตรัมของดัญญาณที่มีແນບความถี่จำกัดไม่เกิน $f_m$ และถูกสุ่มความถี่ $f_s$	17
4.1-1 บล็อกไซเคโลแกรมเบื้องต้นของระบบ	19
4.2-1 การทำงานของวงจร S/H	20
4.2-2 แสดงสัญญาณออกของ S/H และคำนวณที่สำคัญ	21
4.2-3 วงจร S/H ซึ่งใช้ FET ตัวเดียวพร้อมวงจรชั้นนำ	23
4.2-4 วงจร S/H ที่ใช้ FET ส่องตัว	24
4.2-5 วงจร S/H ที่ใช้ไครโอดเป็นสวิทช์	25
4.2-6 (ก) วงจร ADC แบบชานาน 3 บิต (ข) ตารางการแบ่งครา	27
4.2-7 6-bit ADC แบบต่อเรียงกัน	28
4.2-8 Successive approximation converter	30
4.2-9 (ก) Dual-slope ADC (ข) สัญญาณออกของ integrator	32
4.2-10 Dynamic MOS RAM	34
4.2-11 หนวยความจำของ Dynamic MOS RAM	35
4.2-12 ตัวอย่างวงจร Weighted-resistor DAC ขนาด n บิต	37
4.2-13 วงจร R-2R ladder DAC ขนาด n บิต	37
4.2-14 วงจร Current-driven R-2R ladder DAC	38
4.2-15 วงจร Inverted-ladder DAC	38
4.2-16 วงจร DAC ขนาด 12 บิต	39
4.2-17 วงจรกรองแบบผ่านทำอันคันหนึ่งและอันคันสอง	40

## รายการรูปประกอบ (ต่อ)

รูป

หน้า

### 4.2-18 ชนิดของผลตอบสนองความถี่ของวงจรกรองผ่านที่อันคับส่องสำหรับ

$\alpha \leq 2$	41
4.3-1 บล็อกໂຄໂກແກຣມของวงจรฯ	43
4.3-2 บล็อกໂຄໂກແກຣມของ ADC ที่ออกแบบขึ้นและสัญญาณควบคุมทาง ๆ	45
4.3-3 บล็อกໂຄໂກແກຣມสมบูรณ์ของระบบ	47
4.3-4 แสดงการจัดเวลาของสัญญาณบังคับที่สำคัญ	48
5.1-1 วงจรสมบูรณ์ของແນວງຈະແທລງຈາຍໄຫ້ກຮັງ	51
5.2-2 วงจร DAC	52
5.2-2 การทดลองຈະກສອນ DAC และรูปคลื่นของสัญญาณອອກອາລອກ	56
5.2-3 แสดงผลการทดสอบ DAC ตามเงื่อนไขที่ເລວ້າຍໍຖຸກ	57
5.2-4 แสดงการຈົກຫຼືສຂອງ 3 ນິທີທີ່ມີນັກຝຳສຸກແລະ 3 ນິທີທີ່ຍັງມີນິທີທີ່ມີນັກຝຳທ່າງວ່າ ພາມນາອິກ	58
5.2-5 แสดงการຈັກແຮງຄົນອ້າງອີງສຳຮັບ ADC ແນບໜານ 3 ນິຫຼຸດແຮກ (ນິທີ 7, 6, 5)	59
5.2-6 วงจร ADC ແນບໜານໜາກ 3 ນິທີທີ່ອອກແນບຄົງແຮກ	61
5.2-7 วงຈາ ADC ແນບໜານໜາກ 3 ນິທີທີ່ປັບປຸງໃໝ່ Schmitt trigger	63
5.2-8 ຊັກນະ Hysteresis ຂອງຕົວເປົ້າຢືນແທີບແຮງຄົນ	64
5.2-9 ກາພດາຍສູງສ້າງທ່າງ ๆ ຈາກການທົກສອນ ADC ແນບໜານ 3 ນິຫຼຸດ	66
5.2-10 ແທກຮາຍລະເອີຍການເກີດ oscillation ແລະ ຊັກນະສົມບັດຂອງການ ເປີ່ຍນັກຝາຂອງສູງສ້າງກີຈິກລົດທີ່ວັດໄກ	67
5.2-11 ແທກວັງຈາ ADC ທັງໝົດໃນຊ່າງແຮກຂອງການທຳກຳ	68
5.2-12 ວັງຈາຂໍາຍຄວາມແທກກາງແນບລົມຄຸລຍທີ່ໃຫ້ເປັນວັງຈາດັບ	70
5.2-13 ວັງຈາ ADC ແນບໜານ 3 ນິຫຼຸດທີ່ສອງ	70
5.2-14 ກາພດາຍລົງສ້າງທ່າງ ๆ ຈາກການທົກສອນ ADC ແນບໜານ 3 ນິຫຼຸດທີ່ສອງ	71

## รายการรูปประกอบ (กอ)

รูป

หน้า

5.2-15 วงจรใช้งานของ ADC แบบชนาณนาค 2 มิติ	73
5.2-16 ภาพถ่ายแสดงสัญญาณจากการทดสอบ ADC แบบชนาณ 2 มิติ	74
5.2-17 วงจรสมบูรณ์ของແຜງວັດແປລົງສູນຍາມ	75
5.2-18 ແສກສູນຍາມຄວບຄຸມ ADC ແລະ ຄວາມໝາຍຂອງຊາວງເວລາທາງ ๆ	76
5.2-19 ປາພດາຍກາຮັກສອນ ADC 6 ມິຕແຮກ	77
5.2-20 ວັດສຳຫັບວັດເວລາອູ້ກົວຂອງ ADC 2 ມິຕໍລັງ ແລະ ປາພດາຍຈາກກາຮັກສອນ	78
5.3-1 ແຜງວັດສຳຫັບວັດສູນຍາມຂອງວັດຈົກ	80
5.3-2 ແສກການທຽບເວລາທີ່ສັກຟູ້ທີ່ເປັນເຈື່ອນໄຂໃນກາຮັກສູ່ງເວລາຂອງແຜງວັດຄວບຄຸມ	82
5.4-1 ວັດ S/H ທີ່ໃຊ້ງານ	84
5.4-2 ປາພດາຍແສກຍດກາຮັກສອນວັດ S/H	88
5.5-1 State diagram ເບີອງຕົນທີ່ເຂັ້ມື້ນຂຶ້ນຈາກຂອງກໍາທັນດັບ	90
5.5-2 State diagram ຂອງ Asynchronous ແລະ Synchronous transition	91
5.5-3 ແສກ State flip-flop ພ່ຽນກັບ Asynchronous ແລະ Synchronous transition logic circuit	92
5.5-4 ແສກວັດກາຄ Synchronous transition	93
5.5-5 ກາງແສກສູນຍາມເຂົ້າທີ່ກອງກາຮັກ J-K flip-flop ແລະ Karnaugh map ເພື່ອໃຊ້ສ້າງວັດ Synchronous transition logic	94
5.5-6 ຢ່ານໂອງ State diagram ສໍາໜັບສຸກວະ reset (00)	95
5.5-7 ວັດກາຄ Asynchronous transition	96
5.5-8 ແສກສູນຍາມຄວບຄຸມທີ່ເຂັ້ມື້ນກັບສຸກວະຂອງເກົ່າງ	96
5.5-9 Karnaugh map ຂອງກາຮັກສູນຍາມ WL', $\overline{WL}$ ແລະ $\overline{MR}$	97

## รายการรูปประกอบ (ท่อ)

รูป	หน้า
5.5-10 วงจรในการสร้างสัญญาณ $WL'$ , $\overline{WL}$ และ $\overline{MR}$	98
5.5-11 Decoded counter output สำหรับ Programming bus	99
5.5-12 วงจรสำหรับสร้างสัญญาณควบคุมทาง ๆ และรูปประจำสัญญาณ	99
5.5-13 การถักเปล่งวงจรกรณีท้องการทั้งเวลาให้ละเอียกยิ่งขึ้น	100
5.5-14 วงจรสร้างสัญญาณควบคุมชั้งสามารถตั้งความถี่สูงค่าทาง ๆ	101
5.5-15 รูปประจำสัญญาณควบคุมทาง ๆ เมื่อ $EN_1$ อยู่ในตำแหน่งตามรูป 5.5-14	102
5.5-16 ลูกข้องวงจรควบคุมชั้งแสดงผลของการ啟สวิตช์ Start ค้างไว้มื้อ	
Synchronous transition	107
5.5-17 การสร้างฟลัตส์แคบ ๆ เพื่อชักจ�การยกสวิตช์ค้างไว้และการเปลี่ยนแปลงของสัญญาณที่ขาเข้าของ TTL gate ตามเวลา	107
5.5-18 วงจรแก้ปัญหาสัญญาณ T ค้างที่ค่า "0" ในสภาวะ Write	108
5.5-19 วงจรสมบูรณ์ของແຜງวงจรควบคุม	110
5.6-1 โปรแกรมสำหรับคำนวนผลตอบสนองของความถี่ของวงจรกรองแบบ Butterworth อันดับ 4	112
5.6-2 วงจรกรองแบบผ่านทำอันดับสอง	115
5.6-3 วงจรกรองแบบผ่านทำที่สร้างขึ้น	116
5.6-4 วงจรกรองสัญญาณแบบผ่านทำอันดับสองโดยทั่ว ๆ ไป	118
5.6-5 บล็อกໂຄอะແກຣມของวงจรสร้างสัญญาณทริกเกอร์อัตโนมัติ	121
5.6-6 วงจรใช้งานสำหรับสร้างสัญญาณทริกเกอร์	121
5.6-7 ภาพถ่ายการทดสอบวงจรสร้างสัญญาณทริกเกอร์อัตโนมัติ	122
5.6-8 วงจรสมบูรณ์ของແຜງวงจรภาคเข้าและภาคออก	125
6.1-1 วงจรสร้างสัญญาณอนาคตออลอกสำหรับทดสอบ	124
6.1-2 สัญญาณทาง ๆ สำหรับทดสอบ ADC และภาพที่ถ่ายสัญญาณออกของ DAC.	125

## รายการรูปประกอบ (ทอ)

รูป

หน้า

6.2-1 ภาพถ่ายแสดงการทดสอบผลรวมของ S/H และ ADC โดยใช้สัญญาณรูปคลื่นสี่เหลี่ยม	126
6.2-2 วงจรสร้างสัญญาณ噪ลอกรูปสามเหลี่ยม	127
6.2-3 ภาพต้นสัญญาณออกของ DAC เปรียบเทียบกับสัญญาณเข้ารูปคลื่นสามเหลี่ยม	127
6.3-1 แสดงสัญญาณเข้ารูปคลื่นชายน์ความถี่ 25Khz ความถี่สูง	129
6.3-2 - 6.3-8 เป็นภาพถ่ายสัญญาณออกจากการทดสอบคุณภาพสัญญาณชายน์ความถี่ต่าง ๆ โดยใช้ความถี่สูงคงท้าง ๆ	
6.3-2 ความถี่ของสัญญาณเข้า 25Khz ความถี่สูง 250Khz	129
6.3-3 ความถี่ของสัญญาณเข้า 25Khz ความถี่สูง 250Khz(uncal.)	130
6.3-4 ความถี่ของสัญญาณเข้า 10Khz ความถี่สูง 250Khz	130
6.3-5 ความถี่ของสัญญาณเข้า 10Khz ความถี่สูง 125Khz	131
6.3-6 ความถี่ของสัญญาณเข้า 10Khz ความถี่สูง 50Khz	131
6.3-7 ความถี่ของสัญญาณเข้า 1 KHz ความถี่สูง 250Khz	133
6.3-8 เงื่อนไขเหมือน รูป 6.3-7 แต่แสดงสัญญาณออกของ DAC เทียบกับสัญญาณ F/L	133
6.3-9 สัญญาณอินเตอร์วัลสัญญาณเข้ารูปคลื่นสี่เหลี่ยมความถี่ 8Khz	134