

รายการอ้างอิง

1. Benson, K. B. Television Engineering Handbook. New York: McGraw-Hill Book Co., 1986.
2. Allen, P. E., and Holberg, D. R. CMOS Analog Circuit Design. New York: Oxford University Press, 1987
3. Ismail, M., and Fiez, T. Analog VLSI Signal and Information Processing. New York: McGraw-Hill, Inc., 1994.
4. T-Spice Pro User Manual. California: Tanner Research, Inc. 1996.
5. L-Edit Pro User Manual. California: Tanner Research, Inc. 1996.
6. เจน สงสมพันธุ์ และ นิคม อนันต์ทิพย์. เทคโนโลยีโทรทัศน์. พิมพ์ครั้งที่ 7. กรุงเทพมหานคร: สถาบันอิเล็กทรอนิกส์กรุงเทพรังสิต, 2539.
7. กัมพล ทองเรือง. ทฤษฎีและการออกแบบวงจรพัลส์. กรุงเทพมหานคร: สกายบุ๊กส์, 2539.

ภาคผนวก

ภาคผนวก ก.

พารามิเตอร์และแบบจำลองอุปกรณ์สำหรับ
เทคโนโลยี Mosis/Orbit SCNA 1.2 μ m

MOSIS PARAMETRIC TEST RESULTS

RUN: N71N (3-Mar-1997)
TECHNOLOGY: SCN12

VENDOR: ORBIT
FEATURE SIZE: 1.2 microns

INTRODUCTION: This report contains the lot average results obtained by MOSIS from measurements of MOSIS test structures on each wafer of this fabrication lot. SPICE parameters obtained from similar measurements on a selected wafer are also attached.

COMMENTS: Orbit Semiconductor SCNA12.

TRANSISTOR PARAMETERS	W/L	N-CHANNEL	P-CHANNEL	UNITS
MINIMUM V_{th}	1.8/1.2	0.98	-0.97	Volts
SHORT V_{th} V_{pt} V_{bkd} I_{dss}	10.8/1.2	0.90 10.0 15.2 235	-0.94 -10.0 -15.9 -102	Volts Volts Volts uA/um
WIDE I_{dso}	30/1.2	0.7	-0.8	pA/um
LARGE V_{th} $V_{j bkd}$ I_{jik} Gamma	10.8/10.8	0.98 15.3 -59.4 0.85	-0.86 -16.0 -2.7 0.57	Volts Volts pA $V^{1/2}$
Delta length ($L_{eff} = L_{drawn} - DL$)		0.17	0.00	microns
Delta width ($W_{eff} = W_{drawn} - DW$)		0.00	0.00	microns
$K' (U_0 C_{ox} / 2)$		35.5	-12.7	$\mu A/V^2$
POLY2 TRANSISTORS	W/L	N-CHANNEL	P-CHANNEL	UNITS
MINIMUM V_{th}	3.6/2.4	1.10	-1.42	Volts
SHORT V_{th}	7.2/2.4	1.06	-1.40	Volts
LARGE V_{th}	21.6/21.	1.02	-1.38	Volts
Delta length ($L_{eff} = L_{drawn} - DL$)		0.22	-0.61	microns

Delta width ($W_{eff} = W_{drawn} - DW$)	0.41	0.59	microns
$K' (U_o C_{ox}/2)$	27.5	-9.1	$\mu A/V^2$
FOX TRANSISTORS	GATE	N+ ACTIVE	P+ ACTIVE
V_{th}	Poly	> 15.0	< -14.4
			Volts

BIPOLAR PARAMETERS	W/L	NPN	UNITS
2x1 Beta V_{early} $V_{ce,sat}$	2x1	101 44.0 0.2	Volts Volts
2x2 Beta V_{early} $V_{ce,sat}$	2x2	100 42.4 0.1	Volts Volts
2x4 Beta V_{early} $V_{ce,sat}$	2x4	98 40.9 0.1	Volts Volts
2x8 Beta V_{early} V_{early} BV_{ceo} BV_{cbo} BV_{ebc}	2x8	94 39.7 0.1 26.8 28.9 9.2	Volts Volts Volts Volts Volts

PROCESS PARAMETERS	N+DIFF	P+DIFF	POLY	POLY2	MTL1	MTL2	N_WELL	NPLY	UNITS
Sheet Resistance	38.3	73.9	23.1	24.7	0.05	0.03	1283	1274	ohms/sq
Width Variation (measured - drawn)	0.13	-0.04	-0.23	-0.28	-0.19	-0.68			microns
Contact Resistance	44.7	144.4	13.3	15.5		0.05			ohms
Gate Oxide Thickness	242								angstrom

COMMENTS: NPLY is N-well under polysilicon.

CAPACITANCE PARAMETERS	N+DIFF	P+DIFF	POLY	POLY2	MTL1	MTL2	UNITS
Area (substrate)	496	436	73		37	20	aF/ μm^2
Area (poly)					484	62	aF/ μm^2
Area (poly2)						66	aF/ μm^2
Area (metal1)						41	aF/ μm^2
Area (N+active)				1424	1006	74	aF/ μm^2
Area (P+active)				1417	1012		aF/ μm^2
Fringe (substrate)	379	422			55	33	aF/ μm^2
Fringe (poly)					52	37	aF/ μm^2

N71N SPICE LEVEL3 PARAMETERS

```
.MODEL CMOSN NMOS LEVEL=3 PHI=0.700000 TOX=2.3600E-08 XJ=0.200000U TPG=1
+ VTO=0.9596 DELTA=1.1290E+00 LD=8.4520E-08 KP=7.9349E-05
+ UO=542.3 THETA=9.6770E-02 RSH=3.1930E+01 GAMMA=0.9161
+ NSUB=5.4130E+16 NFS=6.3600E+11 VMAX=2.1470E+05 ETA=5.8910E-02
+ KAPPA=1.7800E-01 CGDO=1.8550E-10 CGSO=1.8550E-10
+ CGBO=2.6519E-10 CJ=4.970E-04 MJ=0.4580 CJSW=4.400E-10
+ MJSW=0.56800 PB=0.9900000
* Weff = Wdrawn - Delta_W
* The suggested Delta_W is 2.0000E-09
```

```
.MODEL CMOSP PMOS LEVEL=3 PHI=0.700000 TOX=2.3600E-08 XJ=0.200000U TPG=-1
+ VTO=-0.8732 DELTA=2.4370E+00 LD=9.0920E-10 KP=2.2021E-05
+ UO=150.5 THETA=6.1580E-02 RSH=1.3780E+02 GAMMA=0.4539
+ NSUB=1.3290E+16 NFS=5.9090E+11 VMAX=1.1460E+05 ETA=2.8630E-02
+ KAPPA=8.0160E+00 CGDO=5.0000E-11 CGSO=5.0000E-11
+ CGBO=2.6519E-10 CJ=4.5100E-04 MJ=0.5220 CJSW=4.2500E-10
+ MJSW=0.3210 PB=0.9900000
* Weff = Wdrawn - Delta_W
* The suggested Delta_W is 2.0000E-09
```

ประวัติผู้เขียน

นายธีรุดม ลอตระกูล เกิดเมื่อวันที่ 5 มกราคม พ.ศ. 2517 ที่กรุงเทพมหานคร สำเร็จการศึกษาปริญญาวิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมไฟฟ้า จากคณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย ในปีการศึกษา 2537 และเข้าศึกษาต่อในหลักสูตรวิศวกรรมศาสตรมหาบัณฑิตที่จุฬาลงกรณ์มหาวิทยาลัย เมื่อ พ.ศ. 2538

