

## บทที่ 3

### สภาพปัจจุบันของโรงงานกรณีศึกษาและขั้นตอนการดำเนินงานวิจัย

ในบทนี้จะกล่าวถึงข้อมูลเบื้องต้นของโรงงานกรณีศึกษาและรายละเอียดของข้อมูลผลลัพธ์จากกระบวนการผลิตอันได้แก่ Customer Quality Complaints (CQC) Defect Parts Per Million (DPPM) และ Process Capability Index ( $C_{pk}$ ) เพื่อเป็นข้อมูลพื้นฐานในการวิเคราะห์และวางแนวทางการปรับปรุงต่อไป

#### 3.1 ประวัติความเป็นมาและรายละเอียดของโรงงานกรณีศึกษา

บริษัทกรณีศึกษาเป็นบริษัทรับจ้างผลิต (Subcontractor) โดยรับจ้างประกอบและทดสอบแผงวงจรไฟฟ้าตามความต้องการและข้อกำหนดต่างๆ ของลูกค้า (ไม่ครอบคลุมถึงการออกแบบ) มีประสบการณ์ยาวนานกว่า 25 ปี ก่อตั้งครั้งแรกเมื่อวันที่ 11 เมษายน พ.ศ. 2516 จำนวนพนักงานทั้งหมดประมาณ 3,000 คน ขนาดพื้นที่โรงงานประมาณ 14 ไร่เศษ พื้นที่ใช้สอย 17,000 ตรม. หน่วยการผลิตจริงเท่ากับ 845 ล้านหน่วยต่อปี กำลังการผลิตอยู่ที่ 1,800 ล้านหน่วยต่อปี บริษัท เป็นผู้ดำเนินการผลิตผลิตภัณฑ์ไมโครอิเล็กทรอนิกส์ เซมิคอนดักเตอร์ที่มีคุณภาพสูงสำหรับตลาดโลก นับเป็นบริษัทแรกของประเทศไทยที่เริ่มทำการผลิตแผงอุปกรณ์ไอซีที่ได้รับสิทธิบัตรส่งเสริมการลงทุนจาก BOI เมื่อวันที่ 26 กรกฎาคม พ.ศ. 2516

ปัจจุบันบริษัท ดำเนินการผลิตและทดสอบผลิตภัณฑ์ไอซีหลายประเภทโดยมีพนักงานที่มีความชำนาญกว่า 3,000 คน นอกจากบริษัท เป็นผู้ผลิตสินค้าให้กับบริษัทในประเทศไทยแล้ว บริษัท ยังส่งสินค้าออกไปจำหน่ายยังประเทศต่างๆ ในทวีปยุโรปและเอเชีย รวมทั้งสหรัฐอเมริกาอีกด้วย กระบวนการผลิตผลิตภัณฑ์ไอซีประกอบด้วยขั้นตอนที่ซับซ้อน และเทคโนโลยีที่ทันสมัย โดยมีระบบควบคุมคุณภาพในทุกขั้นตอนการผลิต ซึ่งเริ่มต้นตั้งแต่ขั้นตอนแรกของการคัดเลือกวัตถุดิบไปจนถึงขั้นตอนสุดท้ายของการจัดส่งสินค้า นอกจากนี้ยังมีการทดสอบระบบกระแสไฟฟ้าตลอดจนความสามารถในการใช้งานของผลิตภัณฑ์ทุกชนิด เพื่อรับรองความทนทานของผลิตภัณฑ์ตลอดการใช้งาน คุณภาพของสินค้า คือหัวใจของการดำเนินงานของบริษัท ดังนั้นพนักงานทุกคนจึงมีหน้าที่รับผิดชอบในการผลิตสินค้าที่ไร้อาณัติและให้บริการภายใต้ระบบควบคุมคุณภาพที่เข้มงวดเพื่อความพึงพอใจสูงสุดของลูกค้า กล่าวคือความรับผิดชอบต่อ

พนักงานทุกคน คือการส่งมอบผลิตภัณฑ์ที่ปราศจากของเสียพร้อมบริการที่ปราศจากข้อบกพร่องให้กับลูกค้า ดังนั้นบริษัทได้จัดตั้งส่วนบริหารคุณภาพทั่วทั้งองค์กรขึ้นเมื่อปี 2536 และดำเนินการอบรมพนักงานอย่างต่อเนื่อง กิจกรรมต่อมาซึ่งเริ่มดำเนินการเมื่อปี 2538 คือ การสร้างกลุ่มปรับปรุงคุณภาพขึ้นในทุก ๆ หน่วยงานขององค์กร ในปัจจุบันบริษัทฯ มีกลุ่มย่อยที่ทำกิจกรรมการปรับปรุงคุณภาพอยู่ประมาณ 170 กลุ่ม โดยมีกิจกรรมที่ประสบความสำเร็จ และส่งผลให้เกิดการยกระดับสินค้า และบริการแล้วกว่า 700 เรื่อง นอกจากนั้นคณะผู้บริหารยังได้นำหลักการบริหารตามแนวนโยบาย มาใช้ในการเพิ่มประสิทธิภาพในการทำงานแบบข้ามหน่วยงาน (Cross Functional) อีกด้วย

ปี พ.ศ. 2537 บริษัทฯ ได้รับการรับรองระบบคุณภาพตามอนุกรมมาตรฐาน ISO 9002 ทั้งจากสถาบันรับรอง AT&T (ปัจจุบันเปลี่ยนมาเป็น DNV) และจากสำนักงานมาตรฐานผลิตภัณฑ์อุตสาหกรรม (สมอ) บริษัทได้รับการรับรองระบบคุณภาพ SAC Level II จากสภาประกอบทางด้านเซมิคอนดักเตอร์ (Semiconductor Assembly Council - SAC) ได้รับรางวัลการประกวดกลุ่ม QC ดีเด่นในงานการประกวดกลุ่ม QC Prize ในปี พ.ศ. 2540 บริษัทฯ ได้รับรางวัล Best Assembly Subcontractor จากบริษัท Unitrode Electronics ปี พ.ศ. 2541 ได้รับรางวัล Best Vender Award จากบริษัท California Micro Device ได้รับการรับรองระบบการจัดการสิ่งแวดล้อมตามอนุกรมมาตรฐาน ISO 14001 และได้รับการรับรองระบบคุณภาพ SAC Level 1 จากสภาผู้ประกอบทางด้านเซมิคอนดักเตอร์ในปลายปี พ.ศ. 2541 ต่อมาปี พ.ศ. 2542 บริษัทฯ ได้รับการรับรองระบบคุณภาพ QS-9000 จากสถาบันรับรอง DNV (Det Norske Veritas) QS-9000 เป็นระบบการบริหารคุณภาพ เพื่อการประกันคุณภาพขององค์กรระบบใหม่ที่ถูกพัฒนาขึ้นมาด้วยความร่วมมือของ 3 ผู้ยิ่งใหญ่คือ General Motors Cooperation, Ford Motor Company และ Chrysler Cooperation

#### วิสัยทัศน์

บริษัทจะเป็นที่รู้จักและยอมรับนับถือทั้งในและต่างประเทศโดยลูกค้า ผู้ลงทุน พนักงาน ตลอดจนผู้จัดหาว่ามีความคล่องตัวในเชิงธุรกิจสูง และสามารถสนองตอบความต้องการของลูกค้าได้อย่างดีเยี่ยมอีกทั้งประสบความสำเร็จสูงสุดในอุตสาหกรรมการผลิตและทดสอบผลิตภัณฑ์อิเล็กทรอนิกส์

#### ภารกิจ


มอบบริการที่ดีที่สุดให้กับตลาดอุตสาหกรรมอิเล็กทรอนิกส์ ด้วยผลิตภัณฑ์และบริการที่ตรงต่อความต้องการของลูกค้า เพื่อสร้างความได้เปรียบในเชิงธุรกิจแก่ลูกค้าและผู้ลงทุน ทั้งในและต่างประเทศ

### นโยบายเรื่องคุณภาพ


ความรับผิดชอบของพนักงานทุกคนคือการ  
ส่งมอบผลิตภัณฑ์ที่ปราศจากของเสียพร้อม  
บริการที่ปราศจากข้อบกพร่องให้กับลูกค้า

### 3.2 ประเภทของผลิตภัณฑ์

ผลิตภัณฑ์ของบริษัทคือ ผลิตภัณฑ์แผงวงจรไฟฟ้า (Integrated Circuit : IC) ดังรูปที่  
3.1 แสดงตัวอย่าง IC และรูปที่ 3.2 แสดง IC บนแผงวงจรไฟฟ้า



รูปที่ 3.1 ตัวอย่าง IC



รูปที่ 3.2 IC บนแผงวงจรไฟฟ้า

ผลิตภัณฑ์แผงวงจรไฟฟ้า แบ่งออกเป็น 2 ประเภท คือประเภทพลาสติกและเซรามิก ดังต่อไปนี้

### 3.2.1 แผงวงจรไฟฟ้าประเภทพลาสติก

แผงวงจรไฟฟ้าประเภทพลาสติก ที่ผลิตตามลักษณะตัวถัง ได้แก่


DIP	Dual -Line-Package
PLCC	Plastic Leaded Chip Carrier
SOIC	Small Outline Integrated Circuit
EIAJ	Electronic Industries Association of Japan
SSOP	Small Shrink Outline Package
QSOP	Quarter Size Outline Package
VSOP	Very Small Outline Package
TSOP	Thin Small Outline Package
TSSOP	Thin Small Shrink Outline Package
TQFP	Thin Quad Flat Package

### 3.2.2 แผงวงจรไฟฟ้าประเภทเซรามิก

แผงวงจรไฟฟ้าประเภทเซรามิก ได้แก่

DIP	Dual-In-Line-Package
-----	----------------------


### 3.3 โครงสร้างองค์กรของโรงงานกรณีศึกษา



รูปที่ 3.3 โครงสร้างองค์กรของโรงงานกรณีศึกษา


หมายเหตุ  คือฝ่ายที่อยู่ภายในขอบเขตของการศึกษาวิจัย

### 3.4 ผังกระบวนการผลิต




รายละเอียดของแต่ละ Operation ดังต่อไปนี้

**3.4.1 Back grinding การเจียรแผ่นเวเฟอร์ให้มีความหนาที่ยลดลง**




เครื่อง Back grinding





เครื่อง Back grinding ขณะทำการเจียรแผ่นเวเฟอร์

**3.4.2 2/Optical การตรวจสอบภาพของเวเฟอร์**




กล้องสำหรับการตรวจสอบภาพของเวเฟอร์





แผ่นเวเฟอร์หลังการตรวจ

### 3.4.3 Tape wafer mount การตรึงเวเฟอร์ด้วยแผ่นเทป




เครื่อง Tape wafer mount





เวเฟอร์ที่ตรึงด้วยแผ่นเทป



### 3.4.4 Saw wafer การตัดแผงวงจรถอดเป็นหน่วย



เครื่อง Saw wafer





ใบมีดในเครื่อง Saw wafer ที่ใช้สำหรับการตัดแผงวงจร



แผงวงจรหลังตัดออกเป็นหน่วย



### 3.4.5 Die attach การติดแผงวงจรกับเฟรม





เครื่อง Die attach สำหรับการติดแผงวงจรกับเฟรม

เครื่อง Oven cure สำหรับการอบ

แผงวงจรที่ติดกับเฟรมหลังผ่านเครื่อง

Die attach และ Oven cure


### 3.4.6 Lead bond การเชื่อมแผงวงจร




เครื่อง Lead bond

เครื่อง Lead bond ขณะเชื่อมแผงวงจรด้วยลวดทอง

**3.4.7 Die coat** การปกป้องสภาพหน้าไต



เครื่อง Die coat




การตรวจสอบสภาพหน้าไตหลังผ่านเครื่อง Die coat

**3.7.8 Mold** การหุ้มแผงวงจรด้วยพลาสติก



เครื่อง Mold





แผงวงจรที่ผ่านการหุ้มด้วยพลาสติก

### 3.7.9 Cure ออบพลาสติกให้คงสถานะ




เครื่อง Oven cure




แผงวงจรที่หุ้มด้วยพลาสติกหลังการอบ

### 3.7.10 Dejunk การตัดพลาสติกส่วนเกิน



เครื่อง Dejunk




พลาสติกส่วนเกินที่ถูกตัดออก



### 3.7.11 Mark การทำหมายเลขบนตัวไอซี




เครื่อง Mark





หลังทำเครื่องหมาย หมายเลขและสัญลักษณ์

### 3.7.12 Plate การชุบขาเฟรมด้วยดีบุก




เครื่อง Plate




ขาเฟรมถูกชุบด้วยดีบุก


### 3.7.13 Trim and Form (TNF) การตัดและขึ้นรูปเป็นผลิตภัณฑ์





เครื่อง Trim and Form



ตัดและขึ้นรูปเป็นผลิตภัณฑ์




เศษเฟรมที่เหลือหลังตัดและขึ้นรูปเป็นผลิตภัณฑ์




ผลิตภัณฑ์บรรจุใส่หลอด



### 3.7.14 Final Visual Inspection (FVI) การตรวจสอบลักษณะทางกายภาพของตัวไอซี




การตรวจสอบลักษณะทางกายภาพของตัวไอซีด้วยคน





การตรวจสอบลักษณะทางกายภาพของตัวไอซีด้วยเครื่องจักร

### 3.7.15 Test การตรวจสอบวงจรภายในตัวไอซี




เครื่องสำหรับการ Test





ไอซีหลังการตรวจสอบวงจรภายในแยก Good และ Reject

**3.7.16 Final Outgoing Inspection (FOI) การตรวจสอบคุณภาพภายนอกของตัวไอซี**




การตรวจสอบคุณภาพภายนอกของตัวไอซีด้วยคน




การตรวจสอบคุณภาพภายนอกของตัวไอซีด้วยเครื่องจักร


**3.7.17 Packing การบรรจุหีบห่อส่งให้ลูกค้า**



การบรรจุหีบห่อส่งให้ลูกค้า



บรรจุหีบห่อแบบกล่อง



บรรจุหีบห่อแบบ Tape and Reel

### 3.5 การศึกษาข้อมูลผลลัพธ์จากกระบวนการผลิต

จากข้อมูลผลลัพธ์ของกระบวนการผลิตในปี 2002 ดังที่ได้กล่าวมาแล้วในบทที่ 1 สามารถแยกรายละเอียดของแต่ละหัวข้อออกมาให้ชัดเจนมากยิ่งขึ้น ดังต่อไปนี้


#### 3.5.1 Customer Quality Complaints (CQC)

ช่วงปี 2002 พบว่ามีจำนวน CQC ที่เกิดขึ้นทั้งหมด 21 เรื่อง รายละเอียดของหัวข้อเรื่องที่พบ แยกตาม Operation ดังตารางที่ 3.1

ตารางที่ 3.1 ข้อมูล CQC ในช่วงปี 2002

Operation	Issues Description	No. of Issues	% of Issues	Cum. of % Issues
FOI	Coplanarity lead	7	33.33 %	33.33 %
Lead bond	Broken wire	5	23.81 %	57.14 %
Packing	Wrong label	4	19.05 %	76.19 %
Mold	Incomplete mold	3	14.29 %	90.48 %
Dejunk	Excessive mold flash	2	9.52 %	100.00 %

คำจำกัดความของปัญหาที่ FVI และ FOI ดังระบุอยู่ในภาคผนวก ก. จากนั้นจึงทำการสร้างกราฟพาเรโตสำหรับ CQC เพื่อทำการวิเคราะห์ต่อไป ดังรูปที่ 3.5



รูปที่ 3.5 กราฟพาเรโตของ CQC



จากข้อมูลพบว่า 80% ของปัญหาส่วนใหญ่เกิดจาก

- 1) ปัญหา Coplanarity lead
- 2) ปัญหา Broken wire
- 3) ปัญหา Wrong label

อีกทั้งสามารถแก้ไขได้ในเวลา 4 เดือน ดังนั้นจึงเลือก 3 ปัญหาที่อยู่ในช่วง 80% แรกดังกล่าวข้างต้นมาทำการวิเคราะห์และปรับปรุงต่อไป

### 3.5.2 Process Capability Index ( $C_{pk}$ )


ช่วงปี 2002 พบปัญหาค่า  $C_{pk}$  เฉลี่ยของ Operation Die attach และ Lead bond ต่ำกว่า Operation อื่นๆ รายละเอียดค่า  $C_{pk}$  เฉลี่ยที่เกิดขึ้นของแต่ละ Significant Characteristic แยกตาม Operation ดังตารางที่ 3.2

ตารางที่ 3.2 ข้อมูล  $C_{pk}$  ในช่วงปี 2002


Operation	Significant Characteristic	$C_{pk}$ Average
Saw	Kerf width	2.63
<b>Die attach</b>	<b>Die shear strength</b>	<b>1.58</b>
<b>Lead bond</b>	Wire pull strength	1.71
	<b>Ball shear strength</b>	<b>0.43</b>
Mold	Mold temperature	2.87
Post plate	Solder thickness	1.75
	Solder composition	1.97
Trim and Form	Lead span	2.06
	Stand off	1.77
	Coplanarity lead	2.44
Packing	Peel back force	2.03

หมายเหตุ : เป้าหมายของโรงงานกรณีศึกษาคือ  $C_{pk} \geq 1.67$

จากนั้นจึงทำการศึกษากาแฟพาเรโตของค่า  $C_{pk}$  ของแต่ละ Characteristic และกราฟแท่งของค่า  $C_{pk}$  เฉลี่ยเปรียบเทียบกับค่า  $C_{pk}$  เป้าหมายดังรูปที่ 3.6 และ 3.7 ตามลำดับเพื่อใช้ในการวิเคราะห์และปรับปรุงต่อไป



รูปที่ 3.6 กราฟของค่า  $C_{pk}$  เฉลี่ยและเป้าหมาย ( $C_{pk} \geq 1.67$ )



รูปที่ 3.7 กราฟแสดงช่องว่างระหว่างค่า  $C_{pk}$  เฉลี่ยเปรียบเทียบกับ  $C_{pk}$  เป้าหมาย

หมายเหตุ :

1. \* หมายถึงค่า  $C_{pk}$  ที่ต่ำกว่าเป้าหมายของโรงงานกรณีศึกษา
2. Characteristic เรียงตามลำดับหมายเลขดังรายละเอียดต่อไปนี้
  - 1 คือ Kerf width
  - 2 คือ Die shear strength
  - 3 คือ Wire pull strength
  - 4 คือ Ball shear strength
  - 5 คือ Mold temperature

- 6 คือ Solder thickness
- 7 คือ Solder composition
- 8 คือ Lead span
- 9 คือ Stand off
- 10 คือ Coplanarity lead
- 11 คือ Peel back force

จากกราฟพาเรโตและกราฟแท่งพบว่าค่า  $C_{pk}$  ของ Die shear strength และ Ball shear strength ยังไม่สามารถบรรลุเป้าหมายของโรงงานกรณีศึกษาที่ค่า  $C_{pk} \geq 1.67$  ได้ ดังนั้นต้องทำการปรับปรุงอย่างเร่งด่วน แต่ด้วยข้อจำกัดบางประการที่สามารถทำการศึกษาได้เฉพาะเพียง Ball shear strength เท่านั้น ดังเหตุผลต่อไปนี้

1. ระยะเวลาจำกัดเพียง 4 เดือน
2. ค่า  $C_{pk}$  ของ Ball shear strength ต่ำมากคือ 0.43 ขณะที่ Die shear strength มีค่า  $C_{pk}$  เท่ากับ 1.58 ดังนั้น Ball shear strength จึงมีความรุนแรงมากกว่า อีกทั้งค่า  $C_{pk}$  ของ Die shear strength เองก็มีค่าสูงระดับหนึ่งแต่ยังไม่บรรลุเป้าหมายของบริษัทที่  $C_{pk} \geq 1.67$  เท่านั้น
3. ทีมงานที่ทำการปรับปรุงในโรงงานกรณีศึกษาอันประกอบด้วยวิศวกรการผลิต วิศวกรเครื่องจักร และวิศวกรคุณภาพก็เป็นทีมงานชุดเดียวกัน ดังนั้นทีมจึงเลือกทำการปรับปรุงกับ Ball shear strength ก่อน แต่โครงการสำหรับการปรับปรุงค่า  $C_{pk}$  ของ Die shear strength ในโรงงานกรณีศึกษาก็ยังคงต้องทำการปรับปรุงอย่างต่อเนื่องต่อไป

ดังนั้นสรุปว่าการปรับปรุงค่า  $C_{pk}$  จะทำกับ Ball shear strength เท่านั้น


### 3.5.3 Defect Parts Per Million (DPPM)

รายละเอียดของ DPPM แยกตาม Operation ของ FVI และ FOI ในปี 2002  
ดังตารางที่ 3.3


ตารางที่ 3.3 ข้อมูลของ DPPM ในช่วงปี 2002

Operation	หัวข้อ	ปัญหา	DPPM	% DPPM	% Cum.
FVI	1	Contamination lead	48	31.2	31.2
	2	Chip package	31	20.1	51.3
	3	Coplanarity lead	27	17.5	68.8
	4	Bent lead	19	12.3	81.2
	5	Incomplete mold	12	7.8	89.0
	6	Clamp mark	8	5.2	94.2
	7	Mold flash	3	1.9	96.1
	8	Scratch on package	2	1.3	97.4
	9	Fade mark	2	1.3	98.7
	10	Excessive solder	2	1.3	100.0
Total			154	100.0	100.0
FOI	1	Contamination lead	12	20.7	20.7
	2	Chip package	10	17.2	37.9
	3	Coplanarity lead	9	15.5	53.4
	4	Mixed mark	9	15.5	69.0
	5	Reverse unit	8	13.8	82.8
	6	Scratch on package	3	5.2	87.9
	7	Non plate	2	3.4	91.4
	8	Bent lead	2	3.4	94.8
	9	Misorientation	2	3.4	98.3
	10	Incomplete mold	1	1.7	100.0
Total			58	100.0	100.0

คำจำกัดความของแต่ละปัญหา ดังระบุในภาคผนวก ก. จากนั้นจึงทำการสร้างกราฟพาเรโตเพื่อทำการวิเคราะห์ต่อไป ดังรูปที่ 3.8 และ 3.9



รูปที่ 3.8 กราฟพาเรโตของ DPPM ที่ Final Visual Inspection (FVI)



รูปที่ 3.9 กราฟพาเรโตของ DPPM ที่ Final Outgoing Inspection (FOI)

เนื่องด้วยข้อจำกัดด้านเวลาในการทำการปรับปรุงค่า DPPM ที่ FVI และ FOI ดังนั้น การเสนอแนะแนวทางการปรับปรุงจึงเลือกทำกับปัญหาที่อยู่ในช่วง 80% แรกของกราฟพาเรโต ดังรายละเอียดในตารางที่ 3.4

ตารางที่ 3.4 ปัญหาค่า DPPM ที่ต้องปรับปรุงที่ FVI และ FOI

Operation	หัวข้อ	ปัญหาที่ต้องปรับปรุง
FVI	1.	Contamination lead
	2.	Chip package
	3.	Coplanarity lead
	4.	Bent lead
FOI	1.	Contamination lead
	2.	Chip package
	3.	Coplanarity lead
	4.	Mixed mark
	5.	Reverse unit

สำหรับรายละเอียดการเสนอแนะการปรับปรุงค่า DPPM ของปัญหาต่างๆ ดังจะได้กล่าวในบทที่ 4 เป็นลำดับถัดไป

หมายเหตุ : คำจำกัดความที่ใช้ในงานวิจัย ดังระบุในภาคผนวก ข.