การออกแบบตัวแปลงแอนะล็อกเป็นดิจิทัล ชนิดเดลต้าซิกม่า ความเร็วสูง ความละเอียดสูง ด้วยโครงสร้างต่อเรียง 2-1-1

นาย ทวีศักดิ์ ธารทิพย์วรรณ

# สถาบนวิทยบริการ

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัญฑิต สาขาวิชาวิศวกรรมไฟฟ้า ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย ปีการศึกษา 2545 ISBN 974-17-1957-4 ลิขสิทธิ์ของจุฬาลงกรณ์มหาวิทยาลัย A DESIGN OF A HIGH-SPEED HIGH-RESOLUTION DELTA-SIGMA ANALOG-TO-DIGITAL CONVERTER USING CASCADE STRUCTURE 2-1-1

Mr. Thaweesak Thantipwan

# สถาบนวทยบรการ

A Thesis Submitted in Partial Fulfillment of the Requirements for the Degree of Master of Engineering in Electrical Engineering Department of Electrical Engineering Faculty of Engineering Chulalongkorn University Academic Year 2002 ISBN 974-17-1957-4

หัวข้อวิทยานิพนธ์	การออกแบบตัวแปลงแอนะล็อกเป็นดิจิทัล ชนิดเดลต้าซิกม่า ความเร็วสูง	
	ความละเอียดสูง ด้วยโครงสร้างต่อเรียง 2-1-1	
โดย	นาย ทวีศักดิ์ ธารทิพย์วรรณ	
สาขาวิชา	วิศวกรรมไฟฟ้า	
อาจารย์ที่ปรึกษา	ผู้ช่วยศาสตราจารย์ ดร.นัยวุฒิ วงษ์โคเมท	

คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย อนุมัติให้นับวิทยานิพนธ์ฉบับนี้ เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญามหาบัณฑิต

..... คณบดีคณะวิศวกรรมศาสตร์

(ศาสตราจารย์ ดร.สมศักดิ์ ปัญญาแก้ว)

คณะกรรมการสอบวิทยานิพนธ์

..... ประธานกรรมการ

(รองศาสตราจารย์ ดร.เอกชัย ลีลารัศมี)

..... อาจารย์ที่ปรึกษา

(ผู้ช่วยศาสตราจารย์ ดร.นัยวุฒิ วงษ์โคเมท)

.....กรรมการ

(อาจารย์ ดร.วันเฉลิม โปรา)

.....กรรมการ (นายมานพ ธรรมสีริอนันต์) ทวีศักดิ์ ธารพิพย์วรรณ : การออกแบบตัวแปลงแอนะล็อกเป็นดิจิทัลชนิดเดลต้าซิกม่า ความเร็วสูง ความละเอียดสูง ด้วยโครงสร้างต่อเรียง 2-1-1. (A DESIGN OF A HIGH-SPEED HIGH-RESOLUTION DELTA-SIGMA ANALOG-TO-DIGITAL CONVERTER USING CASCADE STRUCTURE 2-1-1) อ.ที่ปรึกษา : ผศ.ดร.นัยวุฒิ วงษ์โคเมท, 126 หน้า. ISBN 974-17-1957-4.

้วิทยานิพนธ์นี้น้ำเสนอการออกแบบตัวแปลงแอนะล็อกเป็นดิจิทัลชนิดเดลต้าซิกม่า ที่มี ความละเอียด 16 บิต และอัตราการแปลงข้อมูล 1 MS/s ทำงานที่แรงดันแหล่งจ่าย 3.3 โวลต์ ด้วยเทคโนโลยีซีมอสขนาด 0.5 ไมโครเมตร โครงสร้างของมอดูเลเตอร์เป็นแบบต่อเรียง 2-1-1 ที่มี ตัวควอนไทซ์ 1 บิตในมอดูเลเตอร์สองชั้นแรก และตัวควอนไทซ์ 3 บิตในชั้นสุดท้าย โดยใช้อัตรา การสุ่มเกินที่ 32 เท่า ข้อกำหนดขององค์ประกอบแต่ละส่วนในมอดูเลเตอร์หาโดยการจำลองเชิง พฤติกรรม การออปติไมซ์การกินกำลังงานรวมทำโดยการจัดสรรปริมาณสัญญาณรบกวนเชิง ความร้อนให้แก่ตัวอินทิเกรตในแต่ละขั้นตอนอย่างเหมาะสม มอดูเลเตอร์ประกอบด้วยวงจร ้สำคัญคือ ออปแอมป์ ตัวเปรียบเทียบพลวัต ตัวเปรียบเทียบสถิต วงจรสร้างแรงดันอ้างอิง วงจร ไบแอส วงจรสร้างสัญญาณนาฬิกาไร้การเหลื่อม และวงจรปั๊มประจุ ออปแอมป์ในตัวอินทิเกรต เป็นแบบสองขั้นตอนโดยมีการช**ดเซยแบบคาสโคด**ปรับปรุงซึ่งสามารถเพิ่มแบนด์วิดท์ในขณะที่ การกินกำลังงานยังเท่าเดิม ตัวควานไทซ์ 1 บิตสร้างโดยตัวเปรียบเทียบพลวัต และตัวควานไทซ์ 3 บิตสร้างโดยตัวเปรียบเทียบสถิต พื้นที่วงจรรวมมีขนาด 12.1 ตารางมิลลิเมตร วงจรรวมของ มอดูเลเตอร์ต้นแบบที่ได้จากการเจือสารสามารถทำงานได้ที่สัญญาณนาฬิกา 32 MHz โดยมี ้อัตราส่วนสัญญาณต่อสัญญาณรบกวนสูงสุด 75 dB สำหรับสัญญาณขาเข้าแบบไซน์ความถี่ 100 kHz และเมื่อลดสัญญาณนาฬิกาเป็น 2 MHz อัตราส่วนสัญญาณต่อสัญญาณรบกวนเพิ่มขึ้นเป็น 85 dB ในขณะที่พิสัยพลวัตมีค่า 93 dB หรือคิดเป็น 15 บิต สำหรับสัญญาณขาเข้าแบบไซน์ ความถี่ 5.5 kHz การกินกำลังงานรวมมีค่า 188 mW

ภาควิชา<u>วิศวกรรมไฟฟ้า</u>ลายมือชื่อนิสิต สาขาวิชา<u>วิศวกรรมไฟฟ้า</u>ลายมือชื่ออาจารย์ที่ปรึกษา ปีการศึกษา<u>2545</u> # # 4370309921 : MAJOR ELECTRICAL ENGINEERING KEY WORD : ANALOG-TO-DIGITAL CONVERTER / OVERSAMPLING / DELTA-SIGMA MODULATOR / MODIFIED CASCODE COMPENSATION / POWER OPTIMAZATION

THAWEESAK THANTIPWAN : A DESIGN OF A HIGH-SPEED HIGH-RESOLUTION DELTA-SIGMA ANALOG-TO-DIGITAL CONVERTER USING CASCADE STRUCTURE 2-1-1. THESIS ADVISOR : ASST. PROF. NAIYAVUDHI WONGKOMET, Ph.d.,126 pp. ISBN 974-17-1957-4.

This thesis presents a design of a 3.3-V 16-bit, 1-Ms/S delta-sigma analog-todigital converter in a 0.5-µm CMOS technology. The delta-sigma converter uses a 2-1-1 cascade structure with 1-bit quantizers in the first two stages and a 3-bit quantizer in the last stage and running at an oversampling ratio of 32. Specifications of each building block were determined by behavioral simulation and their power consumption was optimized by proper allocation of noise in each integrator. The modulator consists mainly of opamps, dynamic comparators, a static comparator, a voltage reference generator, bias circuits, a non-overlapping clock generator and charge-pump circuits. The opamps in the integrators are 2-stage opamps employing a modified cascode compensation to the improve bandwidth without increasing the power consumption. The 1-bit quantizers are dynamic comparators while the 3-bit quantizer is a static comparator. The total die area including pads is 12.1 sq.mm. The prototype modulator achieves a maximum SNR of 75 dB for a 100kHz sinusoidal wave input while operating at 32 MHz. When the operating frequency is reduced to 2 MHz, the SNR improves to 85 dB while the dynamic range is 93 dB which is equivalent to 15-bit for a 5.5kHz sinusoidal input. The total power dissipation is 188 mW.

 Department
 ELECTRICAL ENGINEERING
 Student's signature

 Field of Study
 ELECTRICAL ENGINEERING
 Advisor's signature

 Academic year
 2002

## กิตติกรรมประกาศ

ข้าพเจ้าขอขอบพระคุณ ผศ. ดร. นัยวุฒิ วงษ์โคเมท อาจารย์ที่ปรึกษาวิทยา นิพนธ์ สำหรับคำแนะนำ ข้อเสนอแนะ และแนวทางในการแก้ปัญหาต่าง ๆ ในระหว่างการทำวิจัย อีกทั้งขอขอบพระคุณ คุณมานพ ธรรมสิริอนันต์ สำหรับคำแนะนำต่าง ๆ ในการออกแบบวงจรรวม และการวางผังวงจรรวม ขอขอบพระคุณ อาจารย์ ดร. วันเฉลิม โปรา สำหรับการให้ใช้อุปกรณ์ อิเล็กทรอนิกส์ในระหว่างการทดสอบวงจรรวมและซื้อคอมพิวเตอร์ให้ใช้ในการจำลองการทำงาน ทำให้งานวิจัยนี้สำเร็จลุล่วงด้วยดี และขอขอบพระคุณ รศ. ดร. เอกชัย ลีลารัศมี สำหรับข้อแนะนำ ดี ๆ ในการจำลองการทำงานของวงจร

ข้าพเจ้าขอขอบคุณศูนย์เทคโนโลยีอิเล็กทรอนิกส์และคอมพิวเตอร์แห่งชาติ (NECTEC) เป็นอย่างสูงในการสนับสนุนค่าใช้จ่ายในการส่งวงจรรวมไปเจือสาร

ข้าพเจ้าขอขอบคุณพื่ณพงศ์ ปณิธาณธรรม ที่ช่วยสอนการใช้งานโปรแกรมวาด ผังวงจรรวมและตรวจสอบผังวงจรรวมก่อนส่งไปเจือสาร รวมถึงคำแนะนำและข้อคิดเห็นในการ ออกแบบวงจรรวม

ข้าพเจ้าขอบคุณพี่ ๆ เพื่อน ๆ น้อง ๆ ในห้องปฏิบัติการวิจัยการออกแบบและ ประยุกต์วงจรรวม (IDAR) ทุกคนที่ให้ใช้คอมพิวเตอร์ทีเดียวหลาย ๆ เครื่องและช่วยดูแลความ ปลอดภัยให้ในระหว่างการจำลองการทำงานอันยาวนาน ขอขอบคุณเพื่อน ๆ แอนะล็อก กานต์ อาทิตย์ และน้องไพโรจน์ ในการช่วยคิดแก้ปัญหาที่เกิดขึ้น และให้ข้อคิดเห็น ข้อเสนอแนะต่าง ๆ ในการออกแบบวงจร และขอขอบคุณกำลังใจจากทั้งเพื่อน ๆ ทั้งเก่า ทั้งใหม่ ทั้งรุ่นพี่และรุ่นน้องที่ มีให้เสมอมา

สุดท้ายข้าพเจ้าขอขอบพระคุณบิดา มารดา ที่ให้ทั้งกำลังใจและกำลังทรัพย์ใน การเล่าเรียนแก่ข้าพเจ้าตลอดมา

# สารบัญ

บทคัด	ดย่อภาษาไทย	٩
บทคัด	ดย่อภาษาอังกฤษ	ବ
กิตติเ	ารรมประกาศ	ମ୍ଭ
สารบั	<i>ั</i> ญ	I
สารบั	ัญตาราง	ป
สารบั	ัญภาพ	ฏ
บทที่	1 บทน้ำ	1
	1.1 ความเป็นมาและความสำคัญของงานวิจัย	1
	1.2 วัตถุประสงค์ของงานวิจัย	2
	1.3 ขอบเขตการวิจัย	2
	1.4 ประโยชน์ที่คาดว่าจะได้รับ	3
	1.5 วิธีดำเนินการวิจัย	3
	1.6 ลำดับเนื้อหาในวิทย <mark>า</mark> นิพนธ์	4
บทที่	2 ทฤษฏีพื้นฐานของการมอ <mark>ดูเลชั่นแบบเดลต้า</mark> ซิกม่า	5
	2.1 สัญญาณรบกวนควอนไทซ์	5
	2.2 การสุ่มตัวอย่างเกิน	5
	2.3 การจัดสัณฐ <mark>าน</mark> สัญญาณรบกวนควอนไทซ์ด้วยการม <mark>อดู</mark> เลชั่นแบบเดลต้าซิกม่า	6
	2.3.1 การจัดสัณฐานสัญญาณรบกวนอันดับที่หนึ่ง	7
	2.3.2 การจัดสัณฐานสัญญาณรบกวนอันดับสูง	9
	2.4 สถาปัตยกรรมของตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัลชนิดเดลต้าซิกม่า	11
	2.4.1 ตัวกรองเดซิเมชั่น	12
	2.5 สถาปัตยกรรมของมอดูเลเตอร์เดลต้าซิกม่า	13
	2.5.1 มอดูเลเตอร์อันดับสอง์	14
	2.5.2 มอดูเลเตอร์อันดับสูง	14
	2.5.2.1 มอดูเลเตอร์อันดับสูงแบบวงรอบเดี่ยวปกติ	14
	2.5.2.2 มอดูเลเตอร์อันดับสูงแบบ Lee-Sodini	16
	2.5.2.3 มอดูเลเตอร์อันดับสูงแบบอินเทอร์โพเลทีฟ	16

# สารบัญ (ต่อ)

	2.5.2.4 มอดูเลเตอร์อันดับสูงแบบต่อเรียง	17
	2.5.3 การใช้ตัวควอนไทซ์หลายบิต	18
	2.6 ข้อพิจารณาในการออกแบบระบบ	19
	2.6.1 เสถียรภาพของระบบ	19
	2.6.2 อัตราขยายวงรอบเปิด <mark>ที่</mark> ไม่เป็นอนันต์ของออปแอมป์	19
	2.6.3 ความผิดพล <mark>าดของอัตราขยายขอ</mark> งตัวอินทิเกรต	20
	2.6.4 การเข้าที่ไม่สมบูรณ์ของตัวอินทิเกรต	20
	2.6.5 สัญญา <mark>ณรบกวนอิเ</mark> ล็กทร <sub>ั</sub> อนิก <mark>ส์</mark>	20
	2.6.6 ความไม่เป็นเชิงเส้นของตัวแปลงดิจิทัลเป็นแอนะล็อกป้อนกลับ	21
	2.7 สรุป	21
บทที่	3 สถาปัตยกรรมของตัวแปลงแอนะล็อกเป็นดิจิทัลชนิดเดลต้าซิกม่า	23
	3.1 โครงสร้างมอด <mark>ูเลเตอร์ชนิดเดลต้าซิกม่</mark> า	23
	3.2 โครงสร้างวงจรข <mark>องมอ</mark> ดูเลเตอร์	
	3.2.1 การใช้วงจ <mark>ร</mark> แบบผลต่าง	
	3.2.2 การเลือกรูปแบ <mark>บการป้อนกลับในตัวอิ</mark> นทิเกรต	33
	3.2.3 การเลือกระดับแรงดันอ้างอิง	37
	3.2.4 โครงสร้างวงจรของมอดูเลเตอร์	
	3.3 ข้อกำหนดขององค์ประกอบแต่ละส่วนในระดับสถาปัตยกรรม	43
	3.3.1 ข้อกำหนดของตัวอินทิเกรต	43
	3.3.2 ข้อกำหนดของตัวควอนไทซ์	46
	3.4 การออปติไมซ์กำลังงาน	
	3.4.1 การออปติไมซ์กำลังงานในระดับตัวอินทิเกรต	49
	3.4.2 การออปติไมซ์กำลังงานในระดับสถาปัตยกรรม	54
	3.4.3 ผลการออปติไมซ์	55
	3.5 สรุป	56
บทที่	4 การออกแบบวงจร	58
	4.1 ออปแอมป์	58

# สารบัญ (ต่อ)

4.1.1 การเลือกโครงสร้างของออปแอมป์	58
4.1.2 การเลือกรูปแบบการชดเชยในออปแอมป์	60
4.1.3 การออกแบบออปแอมป์	67
4.2 ตัวเปรียบเทียบพลวัต	73
4.3 ตัวเปรียบเทียบสถิต	76
4.4 วงจรกำเนิดแรงดันอ้างอิงและวงจรตามแรงดัน	79
4.5 วงจรไบแอส	85
4.6 วงจรกำเนิดสัญญาณนาฬิกา	
4.7 วงจรปั้มประจุ	87
4.9 การวาดผังว <mark>งจรรวม</mark>	
4.9 สรุป	95
บทที่ 5 การทดสอบวงจรรวม	97
5.1 ระบบทดสอบ	97
5.2 ผลการทดสอบแล <mark>ะวิเคราะห์ผลการทดสอบ</mark>	
5.2.1 การวัดอัตราส่วนสัญญาณต่อสัญญาณรบกวน	
5.2.2 การวัดสัญญาณรบกวน	102
5.2.3 การวัดสเปกตรัมสัญญาณขาออกของตัวแปลง	
5.2.4 การวัดการกินกำลังงาน	105
5.3 สรุป	105
บทที่ 6 ข้อสรุปและข้อเสนอแนะ	
6.1 ข้อสรุป	
6.2 ข้อเสนอแนะ	104
รายการอ้างอิง	
ภาคผนวก	113
ภาคผนวก ก. การวิเคราะห์สัญญาณรบกวนในวงจรสวิตช์ตัวเก็บประจุ	114

# สารบัญ (ต่อ)

รรวม118	รายละเอียดขาของวงจระ	ภาคผนวก ข
งอบมอดูเลเตอร์ต้นแบบ120	ผังวงจรที่ใช้ในการทดสะ	ภาคผนวก ค
ใน International Symposium on Communication and	บทความที่ได้รับตีพิมพ์ให	ภาคผนวก ง
ogy121	Information Technolog	

1 va 2 a	9	9	٢		
าโรฐาติเมื่อไล	ဂျပျိုး	<b>79 19</b> M	าก์		126
пас аній епп к		100	юц	•••••••••••••••••••••••••••••••••••••••	120



# สถาบันวิทยบริการ จุฬาลงกรณ์มหาวิทยาลัย

# สารบัญตาราง

ตาราง	หน้า
ตารางที่ 3.1	มอดูเลเตอร์โครงสร้างต่อเรียงที่ให้อัตราส่วนสัญญาณต่อสัญญาณรบกวนควอน
	ไทซ์ในระดับ 104 เดซิเบล จำแนกตามอัตราการสุ่มเกิน
ตารางที่ 3.2	เปอร์เซ็นต์ความผิดพลาดของอัตราขยายระหว่างชั้นที่ทำให้อัตราส่วนสัญญาณต่อ
	สัญญาณรบกวนลดลง 1 เดซิเบลเป็น 103 เดซิเบล จำแนกตามอัตราการสุ่มตัว
	อย่างเกิน
ตารางที่ 3.3	ค่าสัมประสิทธิ์และอัตราขยายที่เหมาะสมที่ใช้ในมอดูเลเตอร์ และความผิดพลาด
	ของค่าสัมประสิทธิ์และอัตราขยายซึ่งลดทอนค่า SNDR ลงเป็น 103 dB31
ตารางที่ 3.4	ช่วงแกว่งของสัญญาณขาออกสูงสุดของตัวอินทิเกรตแต่ละตัว
ตารางที่ 3.5	อัตราส่วนของตัวเก็บประจุในตัวอินทิเกรตแต่ละตัว40
ตารางที่ 3.6	ข้อกำหนดด้านการเข้าที่ของตัวอินทิเกรต
ตารางที่ 3.7	ข้อกำหนดของตัวควอนไทซ์
ตารางที่ 3.8	ค่าอัตราขย <mark>ายคิดจากขาเข้าของตัวอินทิเกรตแต่ละ</mark> ตัวไปยังขาออกของตัวแปลง55
ตารางที่ 3.9	กำลังงานสัญญาณรบกวนและการกินกำลังงานที่ได้จากการออปติไมซ์55
ตารางที่ 4.1	ตารางเปรียบเทียบตำแหน่งโพลและศูนย์วงรอบเปิดของออปแอมป์ที่มีการชดเชย
	แบบคาสโคดปกติ <mark>และคาสโคดปรับปรุง</mark> 64
ตารางที่ 4.2	ขนาดทรานซิสเตอร์และกระแสในออปแอมป์หลัก71
ตารางที่ 4.3	ขนาดทรานซิสเตอร์ในวงจรป้อนกลับโหมดร่วม72
ตารางที่ 4.4	ผลการจ <mark>ำลองการทำงานของออปแอมป์ในแต่ละข</mark> ั้นตอน
ตารางที่ 4.5	สรุปผลการจำลองสัญญาณรบกวนอ้างอิงที่ขาเข้าของตัวแปลงทั้งระบบ72
ตารางที่ 4.6	ขนาดทรานซิสเตอร์ในตัวเปรียบเทียบพลวัต76
ตารางที่ 4.7	ขนาดของทรานซิสเตอร์ในตัวเปรียบเทียบสถิต77
ตารางที่ 4.8	ขนาดของทรานซิสเตอร์ที่ใช้ในออปแอมป์สำหรับตามแรงดัน
ตารางที่ 4.9	ขนาดของทรานซิสเตอร์ที่ใช้ในวงจรไบแอสของออปแอมป์
ตารางที่ 4.10	ข้อมูลของสวิตซ์ปั๊มประจุ
ตารางที่ 5.1	การกินกำลังงานของมอดูเลเตอร์ในส่วนต่าง ๆ
ตารางที่ ข.1	รายละเอียดขาของวงจรมอดูเลเตอร์118

# สารบัญภาพ

ภาพประก	าอบ หน้า
รูปที่ 2.1	สัญญาณรบกวนควอนไทซ์ในแถบผ่านสัญญาณ5
รูปที่ 2.2	สัญญาณรบกวนควอนไทซ์ในแถบผ่านสัญญาณเมื่อทำการสุ่มตัวอย่างเกิน6
รูปที่ 2.3	โครงสร้างพื้นฐานของตัวมอดูเลชั่นเดลต้าซิกม่า7
รูปที่ 2.4	สัณฐานของสเปกตรัมสัญญาณรบกวนที่เปลี่ยนไปเนื่องจากการมอดูเลชั่น
รูปที่ 2.5	ฟังก์ชั่นจัดสัณฐานสัญญาณรบกวนควอนไทซ์อันดับที่หนึ่ง สอง และ สาม10
รูปที่ 2.6	ระบบของการแปลง <mark>สัญญาณแอนะล็อกเป็นด</mark> ิจิทัลแบบสุ่มเกินเดลต้าซิกม่า
รูปที่ 2.7	ผลตอบสนองทา <mark>งความถี่ขอ</mark> งตัวกรองเ <mark>ดซิเมชั่นอัน</mark> ดับสองที่มีอัตราเดซิเมชั่น $M=8$
	เทียบกับฟังก์ชั่ <mark>นจัดสัณฐาน</mark> สัญญาณรบกวนควอนไทซ์นอร์มอไลซ์อันดับที่หนึ่ง 12
รูปที่ 2.8	โครงสร้างของตัวกรองเดซิเมชั่น13
รูปที่ 2.9	มอดูเลเตอร์อันดับสอง14
รูปที่ 2.10	มอดูเลเตอร์แบบวงรอบเดี่ยว
รูปที่ 2.11	มอดูเลเตอร์แบบ Lee-Sodini15
รูปที่ 2.12	โครงสร้างแบบอ <mark>ินเทอร์โพเลทีฟ</mark> 15
รูปที่ 2.13	ก มอดูเลเตอร์แบบต่อเรียง
รูปที่ 2.13	ข วงจรตรรกะหักล้างสัญญาณรบกวนควอนไทซ์18
รูปที่ 3.1	มอดูเลเตอร์โครงสร้างต่อเรียง 2-1-1 ที่ใช้ในวิทยานิพนธ์
รูปที่ 3.2	วงจรตรรกะหักล้างสัญญาณรบกวน
รูปที่ 3.3	ค่า SNR และ SNDR เทียบกับขนาดสัญญาณขาเข้านอร์แมลไลซ์จากการจำลองเชิง
	พฤติกรรม32
รูปที่ 3.4	ค่า SNR และ SNDR เทียบกับขนาดสัญญาณขาเข้านอร์แมลไลซ์จากการจำลองเชิง
	พฤติกรรม
รูปที่ 3.5	ตัวอินทิเกรตที่ใช้ตัวเก็บประจุตัวเดียวในการสุ่มตัวอย่างและป้อนกลับ
รูปที่ 3.6	ตัวอินทิเกรตที่ใช้ตัวเก็บประจุหลายตัวในการสุ่มตัวอย่างและป้อนกลับ
รูปที่ 3.7	การรบกวนของสัญญาณขาเข้าไปยังแรงดันอ้างอิง
รูปที่ 3.8	วงจรสมมูลของแหล่งจ่ายแรงดันอ้างอิงและโหลดในตัวอินทิเกรตที่ใช้ตัวเก็บประจุ
	หลายตัวในการสุ่มตัวอย่างและป้อนกลับ

<u>ہ</u>	/ I \
สารบญภาพ	(ตอ)

ภาพประกอบ หน้	ſ
รูปที่ 3.9 ความผิดพลาดของสัญญาณอ้างอิงเมื่อถูกรบกวนจากสัญญาณขาเข้าในตัวอินทิเกรต	
ที่ใช้ตัวเก็บประจุขาเข้าตัวเดียว	7
รูปที่ 3.10 ความผิดพลาดของสัญญาณอ้างอิงในตัวอินทิเกรตที่ใช้ตัวเก็บประจุขาเข้าหลายตัว37	7
รูปที่ 3.11 ขนาดแรงดันอ้างอิงเทียบกับช่วงการแกว่งสัญญาณขาออกของออปแอมป์	3
รูปที่ 3.12 ใดอะแกรมเวลาของสัญญาณนาฬิกาไร้การเหลื่อม	)
รูปที่ 3.13ก โครงสร้างวงจรของมอดูเลเตอร์ในส่วนมอดูเลเตอร์ชั้นที่ 1 และ 2	
รูปที่ 3.13ข โครงสร้างวงจรของมอดูเลเตอร์ในส่วนมอดูเลเตอร์ชั้นที่ 342	)
รูปที่ 3.14 ตัวอินทิเกรตขณะอยู่ในคาบเวลาสุ่มตัวอย่างและคาบเวลาอินทิเกรต	}
รูปที่ 3.15 อัตราส่วนสัญญาณต่อสัญญาณรบกวนและความเพี้ยน (SNDR) ของตัวอินทิเกรตตัว	
แรกเมื่อตัวอินทิเกรตเข้าที่ด้วยจำนวนค่าคงที่เวลาและค่าอัตราสลูว์นอร์แมลไลซ์ต่าง "	1
	5
รูปที่ 3.16 ลักษณะโอนย้ <mark>า</mark> ยของตัวเปรียบเทียบไม่อุดมคติ47	7
รูปที่ 3.17 ผลของออฟเซตที่มีต่ออัตราส่วนสัญญาณต่อสัญญาณรบกวนและความเพี้ยน 47	7
รูปที่ 3.18 ผลของฮีสเทอรรีซีสที่มีต่ออัตราส่วนสัญญาณต่อสัญญาณรบกวนและความเพี้ยน47	7
รูปที่ 3.19 โครงสร้างของออปแอม <mark>ป์สองขั้นตอนที่ใช้ใน</mark> ตัวอินทิเกรต50	)
รูปที่ 3.20 จุดการกินกำลังงานต่ำสุดของตัวอินทิเกรตตัวสามขั้นตอนเมื่อกำหนดขนาดสัญญาณ	
รบกวนรวมให้	3
รูปที่ 4.1 รูปแบบของออปแอมป์ที่สามารถสร้างอัตราขยายได้ในระดับ 90 dB59	)
รูปที่ 4.2 ออปแอมป์สองขั้นตอนที่มีการชดเชยแบบต่าง ๆ	
รูปที่ 4.3 ออปแอมป์สองขั้นตอนที่มีการชดเชยตามที่ Ahuja เสนอ	)
รูปที่ 4.4ก แบบจำลองสัญญาณขนาดเล็กของออปแอมป์ที่มีการชดเชยแบบคาสโคดปกติ 63	}
รูปที่ 4.4ข แบบจำลองสัญญาณขนาดเล็กของออปแอมป์ที่มีการชดเชยแบบคาสโคดปรับปรุง.63	3
รูปที่ 4.5 ทางเดินรากของโพลอันเนื่องมาจากผลของตัวประกอบป้อนกลับที่ค่าความถี่อัตราขยา	าย
เป็นหนึ่งคงที่ค่าหนึ่ง ของออปแอมป์ที่ใช้การชดเชยแบบคาสโคดปรับปรุง65	5
รูปที่ 4.6 ผลการเปรียบเทียบส่วนเผื่อเฟสเทียบกับความถี่อัตราขยายเป็นหนึ่งระหว่างการชดเชเ	ខ
ทั้งสองรูปแบบ เมื่อออปแอมป์มีการกินกำลังงานที่เท่ากัน66	6
รูปที่ 4.7 อัตราการสลูว์ที่ขาออกของออปแอมป์ที่มีการชดเชยแบบคาสโคดปรับปรุง66	3

# สารบัญภาพ (ต่อ)

ภาพประเ	าอบ หน้า
รูปที่ 4.8	ตำแหน่งของโพลวงรอบปิดของออปแอมป์เมื่อออปแอมป์มีค่าความถี่อัตราขยายเป็น
	หนึ่งต่างกันโดยการป้อนกลับที่ค่าตัวประกอบป้อนกลับค่าเดียวกัน
รูปที่ 4.9	ขั้นตอนการกำหนดขนาดทรานซิสเตอร์ในออปแอมป์
รูปที่ 4.10	) ตำแหน่งโพลและศูนย์วงรอบเปิดและวงรอบปิดที่สำคัญของออปแอมป์ในทั้งสองช่วง
	การทำงาน70
รูปที่ 4.11	วงจรป้อนกลับโหม <mark>ดร่วม</mark> 71
รูปที่ 4.12	? ผลตอบชั่วครู่แล <mark>ะค่าผิดพลา</mark> ดในการเข้าที่ของตัวอินทิเกรตขั้นตอนที่หนึ่ง
รูปที่ 4.13	3 วงจรตัวเปรียบ <mark>เทียบพลวัต</mark> 73
รูปที่ 4.14	แรงดันขีดเริ่มของตัวเปรียบเทียบที่ผิดไปสามเท่าของส่วนเบี่ยงเบนมาตรฐานผล
	เนื่องมาจาก <mark>ความไม่เข้าคู่ของทรานซิสเตอร์ขาเข้าที่ค่า</mark> ความยาวต่าง
รูปที่ 4.15	5 วงจรตัวเปรียบเทียบสถิต
รูปที่ 4.16	รวงจรตัวควอนไทซ์สามบิต77
รูปที่ 4.17	ัวงจรสร้างแรงดั <mark>นอ้างอิ</mark> งที่ใช้ในวงจรรวม80
รูปที่ 4.18	3 แหล่งแรงดันอ้างอ <mark>ิ</mark> งขณะจ่ายโหลดตัวเก็บประจุ80
รูปที่ 4.19	) ออปแอมป์ที่ใช้ในวงจรตามแรงดัน
รูปที่ 4.20	) ผลตอบสนองทางความถี่และอิมพีแดนซ์ขาออกของวงจรตามแรงดัน
รูปที่ 4.21	วงจรสร้างกระแสอ้างอิงสำหรับจ่ายให้แก่ออปแอมป์และตัวเปรียบเทียบสถิต85
รูปที่ 4.22	2วงจรไบแอส <mark>ของออปแอมป์ที่ใช้ในตัวอินทิเกรต</mark> 86
รูปที่ 4.23	วงจรกำเนิดสัญญาณนาฬิกา87
รูปที่ 4.24	วงจรสวิตช์ปั้มประจุ
รูปที่ 4.25	5 ผังวงจรรวมของมอดูเลเตอร์90
รูปที่ 4.26	ร การวางการ์ดริงบนวงจรรวม90
รูปที่ 4.27	ัการวางตัวเก็บประจุในตัวอินทิเกรตให้มีจุดเซนทรอยของอยู่ร่วมกันและมีตัวเก็บประจุ
	หุ่นวางอยู่โดยรอบ92
รูปที่ 4.28	s แสดงการวางทรานซิสเตอร์ โดยมีจุดเซนทรอยอยู่ร่วมกันและมีทรานซิสเตอร์หุ่นอยู่ที่
	ปลายทั้งสองด้าน93
รูปที่ 4.29	) รูปถ่ายผลึกของวงจรมอดูเลเตอร์ที่ได้จากการเจือสาร
รูปที่ 4.30	) ตัวถังที่บรรจุวงจรรวมและขาสัญญาณ94

# สารบัญภาพ (ต่อ)

าพประกอบ	หน้า
ปที่ 4.31 การกินกำลังงานของวงจรในส่วนต่าง ๆ	96
ปที่ 5.1 ระบบที่ใช้ทดสอบมอดูเลเตอร์เดลต้าซิกม่า	97
ปที่ 5.2 วงจรแปลงสัญญาณออกด้านเดียวเป็นสัญญาณผลต่าง	98
ปที่ 5.3 อัตราส่วนสัญญาณต่อสัญญาณรบกวนเทียบกับกำลังงานสัญญาณขาเข้า	99
ปที่ 5.4 สัญญาณรบกวนบนแรงดันอ้างอิงอันเนื่องมาจากสัญญาณนาฬิกา	. 101
ปที่ 5.5   ปริมาณกำลังงานสัญญาณรบกวนเมื่อมอดูเลเตอร์ทำงานที่ความถี่ต่าง ๆ	. 102
ปที่ 5.6   สเปกตรัมสัญญาณขาออกของมอดูเลเตอร์สุ่มตัวอย่างที่ความถี่ 32 MHz	.103
ปที่ 5.4   สเปกตรัมสัญญาณขาออกของมอดูเลเตอร์สุ่มตัวอย่างที่ความถี่ 2 MHz	.104
ปที่ ก.1   สัญญาณรบกวนที่เกิดขึ้นบนตัวอินทิเกรตในช่วงเวลาต่าง ๆ	.114
ปที่ ข.1   ขาต่าง ๆ ขอ <mark>งวงจรมอดูเลเตอร์</mark>	118
ปที่ ค.1   ผังวงจรที่ใช้ทุดสอบมอดูเลเตอร์ต้นแบบ	120



## บทที่ 1

### บทนำ

## 1.1 ความเป็นมาและความสำคัญของงานวิจัย

อุปกรณ์และระบบอิเล็กทรอนิกส์สมัยใหม่โดยส่วนใหญ่ เป็นแบบสัญญาณผสม (Mixed-signal) ที่มีตัวแปลงแอนะล็อกเป็นดิจิทัล ทำการแปลงสัญญาณแอนะล็อกทางด้านขาเข้า ของระบบ มาเป็นข้อมูลทางดิจิทัลเพื่อนำมาทำการประมวลผล เนื่องจากต้องการอาศัยข้อดีของ ระบบดิจิทัล เช่น ความทนทานต่อสัญญาณรบกวน ความสามารถในการจัดเก็บ ความถูกต้องและ ความแม่นยำในการคำนวณ การแก้ไขความผิดพลาด และการประยุกต์ใช้เทคนิคทางด้านประมวล สัญญาณดิจิทัล

คุณภาพของตัวแปลงแอนะล็อกเป็นดิจิทัลเป็นตัวกำหนดความแม่นยำของข้อมูล ดิจิทัลที่ส่งต่อให้ภาคดิจิทัลประมวลผลและเป็นตัวกำหนดแบนด์วิดท์สูงสุดของสัญญาณที่ภาค ดิจิทัลสามารถประมวลได้ ดังนั้นสมรรถนะของระบบสัญญาณผสมจึงขึ้นโดยตรงกับคุณภาพของ ตัวแปลงแอนะล็อกเป็นดิจิทัล ระบบที่ใช้ตัวแปลงแอนะล็อกเป็นดิจิทัลที่มีความละเอียด (Resolution) สูงหรือมีพิสัยพลวัต (Dynamic range) สูง สามารถแยกแยะสัญญาณที่ต้องการ ขนาดเล็กซึ่งปนอยู่ในสัญญาณอื่นหรือสัญญาณรบกวนที่มีขนาดใหญ่ได้ ในขณะที่ ระบบที่ใช้ตัว แปลงแอนะล็อกเป็น ดิจิทัลที่มีความเร็วในการแปลงสูงจะสามารถประมวลสัญญาณในแบนด์ วิดท์ที่กว้างกว่าได้ ในปัจจุบัน ความต้องการตัวแปลงแอนะล็อกเป็นดิจิทัลความเร็วสูงและความ ละเอียดสูงได้เพิ่มมากขึ้นเพื่อใช้งานในหลายประเภท เช่น งานทางด้านสื่อสาร เครื่องมือวัดในทาง อุตสาหกรรม เครื่องมือวัดในทางการแพทย์ โดยเฉพาะอย่างยิ่ง ในระบบสื่อสาร เพื่อใช้ในภาครับ ในเครื่องลูกข่ายโทรศัพท์เคลื่อนที่ หรือภาครับในระบบสายผู้เช่าแบบอสมวาร (Asymmetric Digital Subscriber Line : ADSL) มีความต้องการตัวแปลงแอนะล็อกเป็นดิจิทัลก์มีมีทั้งความ ละเอียดสูงและความเร็วในการแปลงสูงเพื่อสามารถรองรับแบนด์วิดท์ที่กว้างกว่าย่านความถี่เสียง มากได้

สำหรับงานที่ต้องการความละเอียดสูงแล้ว องค์ประกอบต่าง ๆ ที่ใช้สร้างตัวแปลง ต้องมีความเที่ยงตรงสูงตามไปด้วย ซึ่งบางครั้งก็อาจมากเกินความสามารถของเทคโนโลยีวงจร รวมจะทำได้ แต่ด้วยหลักการสุ่มตัวอย่างเกินและการมอดูเลชั่นแบบเดลต้าซิกม่า (ΔΣ) ร่วมกับการ ประมวลสัญญาณดิจิทัล ทำให้สามารถใช้ความสามารถในการทำงานด้วยความเร็วสูงของ ทรานซิสเตอร์ที่มีอยู่ในกระบวนการผลิตวงจรรวมสมัยใหม่มาแลกเป็นความละเอียดของข้อมูลได้ ทำให้การสร้างตัวแปลงแอนะล็อกเป็นดิจิทัลที่มีความละเอียดสูงเป็นสิ่งที่สามารถทำได้

ตามพัฒนาการของการผลิตวงจรรวม แรงดันของแหล่งจ่ายกำลังสำหรับวงจรรวม ได้ถูกบังคับลดลงตามความบางของชั้นออกไซด์ของทรานซิสเตอร์ เพื่อไม่ให้เกิดการพังทลายของ ชั้นออกไซด์ [1] การลดลงของแรงดันของแหล่งจ่ายกำลังนี้ส่งผลดีโดยตรงในการลดการกินกำลัง งานของวงจรดิจิทัล แต่สำหรับวงจรแอนะล็อกแล้วจะทำให้ช่วงการแกว่งของสัญญาณลดลง ใน ขณะที่สัญญาณรบกวนในวงจรอิเล็กทรอนิกส์ยังคงมีขนาดเท่าเดิม ดังนั้นเพื่อให้วงจรแอนะล็อก ทำงานได้ในพิสัยพลวัติเท่าเดิม ค่าทรานสคอนดัตแตนซ์ (Transcondunctance : g<sub>m</sub>) ของ ทรานซิสเตอร์และค่าตัวเก็บประจุที่ใช้ในวงจราใปแต้องมีขนาดเพิ่มขึ้นเพื่อลดขนาดสัญญาณ รบกวนเชิงความร้อนลง ซึ่งส่งผลให้วงจรในส่วนแอนะล็อกกินกำลังงานมากขึ้น ปัจจุบันตัวแปลง แอนะล็อกเป็นดิจิทัลได้ถูกรวมไว้ในอุปกรณ์อิเล็กทรอนิกส์แบบพกพาสมัยใหม่ซึ่งมีความต้องการ การกินกำลังงานที่ต่ำเพื่อให้แบตเตอรี่ขนาดเล็กสามารถใช้งานได้นาน ด้วยเหตุนี้ การออกแบบตัว แปลงแอนะล็อกเป็นดิจิทัลให้กินกำลังงานต่ำจึงเป็นประเด็นสำคัญอีกประเด็นหนึ่งในงานวิจัยทาง ด้านการออกแบบวงจรรวมในปัจจุบัน [1]-[7]

วิทยานิพนธ์นี้นำเสนอการออกแบบตัวแปลงแอนะล็อกเป็นดิจิทัลชนิดเดลต้า ชิกม่าที่มีความละเอียด 16 บิต สามารถแปลงสัญญาณได้ในแบนด์วิดท์ไม่ต่ำกว่า 250 kHz สำหรับประยุกต์ใช้ในงานประมวลสัญญาณดิจิทัลที่มีต้องการความละเอียดสูงหรืออุปกรณ์ใน ระบบสื่อสาร โดยในการออกแบบจะพิจารณาถึงแนวทางต่าง ๆ ในการลดการกินกำลัง เป็นหลัก

## 1.2 วัตถุประสงค์ของการวิจัย

เพื่อออกแบบและพัฒนาตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัลชนิดเดลต้าซิกม่า ที่มีอัตราการแปลงข้อมูลสูง ความละเอียดสูง สามารถใช้ใน งานวิจัยทางด้านประมวลสัญญาณ ดิจิทัล, งานวิจัยทางด้านเสียง ระบบการวัด หรือ ระบบสื่อสารได้

### 1.3 ขอบเขตของการวิจัย

สร้างมอดูเลเตอร์ในรูปแบบวงจรรวมเพื่อนำมาทำตัวแปลงสัญญาณแอนะล็อก เป็นดิจิทัลชนิดเดลต้าซิกม่า โดยใช้เทคโนโลยีซีมอส 0.5 ไมครอนของบริษัท อัลคาเทล ซึ่งมี ข้อกำหนดดังนี้

■ ความละเอียดข้อมูลดิจิทัลขาออก	16 ปิต
<ul> <li>แบนด์วิดท์สัญญาณขาเข้า</li> </ul>	> 250 กิโลเฮิรตซ์
อันดับการทำมอดูเลชั่น	อันดับ 4
■ แรงดันแหล่งจ่าย	3.3 โวลต์
โครงสร้างมอดูเลเตอร์	แบบต่อเรียง (Cascade) 2-1-1

และทดสอบคุณสมบัติของวงจรรวมที่ได้จากการเจือสาร

## 1.4 ประโยชน์ที่คาดว่าจะได้รับ

- ต้นแบบตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัลชนิดเดลต้าซิกม่าซึ่งสามารถใช้ในงานวิจัย ที่เกี่ยวกับระบบกรรมวิธีสัญญาณดิจิทัลที่ต้องการความละเอียดสูงความเร็วสูง เช่น ระบบ ไร้สาย สัญญาณเสียง หรือ หัววัดที่ต้องการความละเอียดสูง
- นำความรู้ในการออกแบบตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัลชนิดเดลต้าซิกม่า เพื่อ เป็นพื้นฐานในการออกแบบตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัลชนิดเดลต้าซิกม่าแบบ อื่น ต่อไปได้ เช่น ตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัลที่มีความเร็วสูงขึ้น, มีความ ละเอียดสูงขึ้น หรือ ตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัลชนิดเดลต้าซิกม่าแถบผ่าน
- 3. สามารถนำวงจรที่ออกแบบไปใช้เป็นองค์ประกอบย่อยในวงจรรวมขนาดใหญ่ได้ต่อไป
- 4. สามารถนำวงจรต้นแบบไปพัฒนาต่อเพื่อผลิตในเชิงอุตสาหกรรมได้

## 1.5 วิธีดำเนินการวิจัย

- 1. ศึกษาการประยุกต์ใช้งานตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัลและกำหนดข้อกำหนด
- 2. ศึกษามอดูเลเ<mark>ตอ</mark>ร์เดลต้าชิกม่า ในแบบต่าง ๆ และเลือกแบบที่เหมาะสม
- 3. เขียนแบบจำลองและซอฟต์แวร์ที่จำเป็นสำหรับการจำลองและวัดคุณสมบัติของระบบ
- 4. จำลองระบบในระดับพฤติกรรม เพื่อหา โครงสร้าง อันดับ อัตราสุ่มเกิน ที่เหมาะสม
- 5. ศึกษาความไม่เป็นอุดมคติที่เกิดขึ้นรวมทั้งสร้างแบบจำลองของความไม่เป็นอุดมคติต่าง ๆ
- 6. จำลองความไม่เป็นอุดมคติ เพื่อหาข้อกำหนดของอุปกรณ์แต่ละส่วนในระดับวงจร
- 7. ออกแบบวงจรรวมในระดับทรานซิสเตอร์
- 8. ทำการวาดผังวงจรรวมสำหรับส่งไปเจือสาร
- 9. สร้างฮาร์ดแวร์และเขียนซอฟต์แวร์เฉพาะเพื่อทดสอบคุณสมบัติของวงจรรวม
- 10. นำวงจรรวมที่ได้จากการเจือสารมาทำการทดสอบ
- 11. สรุปผลการทดสอบและเขียนวิทยานิพนธ์

## 1.6 ลำดับเนื้อหาในวิทยานิพนธ์

วิทยานิพนธ์นี้ถูกแบ่งเนื้อหาเป็น 5 บท คือ เริ่มจากบทที่ 2 กล่าวถึง ทฤษฎีพื้น ฐาน แนวความคิด และหลักการสำคัญ ของตัวแปลงแอนะล็อกเป็นดิจิทัลชนิดเดลต้า ซิกม่า รวม ไปถึงข้อพิจารณาต่าง ๆ ในการออกแบบตัวแปลงด้วย

ในบทที่ 3 กล่าวถึง การออกแบบตัวแปลงในระดับสถาบัตยกรรม ซึ่งเกี่ยวข้องกับ การเลือกโครงสร้างของมอดูเลเตอร์ การเลือกพารามิเตอร์ของระบบ การกำหนดข้อกำหนดของ องค์ประกอบแต่ส่วนของระบบจากการจำลองเชิงพฤติกรรม และกระบวนการออปติไมซ์กำลังงาน

ในบทที่ 4 แสดงรายละเอียด การออกแบบวงจรต่าง ๆ ในระดับทรานซิสเตอร์ของ องค์ประกอบแต่ละส่วนของระบบเพื่อให้ได้สมกรรนะตามข้อกำหนดในระดับสถาปัตยกรรม ใน บทนี้จะกล่าวรวมไปถึงการวาดผังวงจรรวมด้วย

ส่วนการทดสอบวงจรรวมและผลการทดสอบวงจรรวมที่ได้จากการเจือสาร และ วิเคราะห์ผลการทดสอบวงจรรวมเปรียบเทียบได้อธิบายไว้ในบทที่ 5

สุดท้าย ในบทที่ 6 กล่าวถึง ข้อสรุปที่ได้จากการออกแบบตัวแปลงแอนะล็อกเป็น ดิจิทัลนี้ พร้อมทั้งเสนอข้อเสนอแนะ และแนวทางในการพัฒนาต่อไป

สถาบันวิทยบริการ จุฬาลงกรณ์มหาวิทยาลัย

## บทที่ 2

# ทฤษฎีพื้นฐานของการมอดูเลชั่นแบบเดลต้ำซิกม่า

### 2.1 สัญญาณรบกวนควอนไทซ์

เมื่อสัญญาณถูกควอนไทซ์จะทำให้ข้อมูลที่ได้มีความผิดพลาดเกิดขึ้นเสมอ เนื่อง จากค่าแอนะล็อกจะถูกแปลงไปเป็นข้อมูลดิจิทัลซึ่งแทนระดับสัญญาณแอนะล็อกที่ใกล้เคียงค่า แอนะล็อกเดิมมากที่สุด โดยสามารถพิจารณาความผิดพลาดดังกล่าวเสมือนเป็นสัญญาณ รบกวนได้ สัญญาณรบกวนดังกล่าวมีกำลังขนาด  $\frac{\Delta^2}{12}$  (เมื่อ  $\Delta$  คือขนาดของระดับขั้นของตัว ควอนไทซ์) ปรากฏอยู่ในแถบความถี่ใช้งาน โดยสมมุติฐานที่ว่าสัญญาณที่เข้าสู่ตัวควอนไทซ์ไม่ มีสหสัมพันธ์ (Uncorrelated) ในแต่ละตัวอย่าง สัญญาณรบกวนดังกล่าวสามารถประมาณได้ว่า เป็นสัญญาณรบกวนขาวกระจายอยู่ในช่วง  $\pm \frac{f_s}{2}$ ได้ [8] โดย  $f_s$  คืออัตราการสุ่มตัวอย่าง ดังนั้น ความหนาแน่นของสเปกตรัมของสัญญาณรบกวนมีค่าเป็น  $\frac{\Delta^2}{12} \frac{1}{f_s}$  ซึ่งมีแสดงดังรูปที่ 2.1





ความสัมพันธ์ระหว่างจำนวนบิตของตัวควอนไทซ์ *N* กับอัตราส่วนสัญญาณต่อ สัญญาณรบกวนสูงสุด (ของสัญญาณรูปไซน์) หาได้จากกำลังสัญญาณสูงสุด (ค่ายอด  $\frac{\Delta(2^N-1)}{2}) ต่อกำลังสัญญาณรบกวน แสดงได้ดังสมการที่ 2.1ก และ 2.1ข$ 

$$SNR_{MAX} = \frac{P_{Signal}}{P_{Q.Noise}} = \left(\frac{(\Delta(2^N - 1)/2)^2}{2}\right) / \left(\frac{\Delta^2}{12}\right)$$
 (2.1n)

$$SNR_{MAX}(dB) = 6.02N + 1.76$$
 (2.11)

#### 2.2 การสุ่มตัวอย่างเกิน (Oversampling)

เมื่อสัญญาณถูกสุ่มตัวอย่างด้วยอัตราที่สูงกว่าความถี่ในควิสต์ OSR เท่า นั่นคือ

$$OSR = \frac{f_s}{f_N} = \frac{f_s/2}{BW}$$
(2.2)

โดยที่ OSR คืออัตราการสุ่มตัวอย่างเกิน(Oversampling Ratio) f<sub>s</sub> คืออัตราการ สุ่มตัวอย่าง f<sub>N</sub> คือความถี่ในควิสต์ และ BW คือแบนด์วิดท์สูงสุดของสัญญาณ จะพบว่าความ หนาแน่นของสเปกตรัมกำลังงานของสัญญาณรบกวนมีค่าลดลง เนื่องจากปริมาณกำลังงานเท่า เดิมถูกกระจายออกในแบนด์วิดท์ของการสุ่มตัวอย่างที่กว้างขึ้น ถ้านำข้อมูลจากการควอนไทซ์ ดังกล่าวมาผ่านตัวกรองผ่านต่ำอุดมคติคัดเฉพาะภายในแบนด์วิดท์ของสัญญาณ จะพบว่า ปริมาณสัญญาณรบกวนที่ปรากฏต่อสัญญาณในแถบผ่านมีค่าลดลง ดังแสดงในรูปที่ 2.2 สมการ ที่ 2.3 แสดงอัตราส่วนสัญญาณต่อสัญญาณรบกวนเพิ่มขึ้น นั่นคือจำนวนบิตประสิทธิผลเพิ่มขึ้น คิดเป็นจำนวนบิตเพิ่มขึ้น 0.5 บิตทุก ๆ 2 เท่าของอัตราการสุ่มเกิน

$$SNR_{MAX} = \frac{P_{Signal}}{P_{Q.Noise}} = \left(\frac{(\Delta(2^N - 1)/2)^2}{2}\right) / \left(\frac{\Delta^2}{12} \frac{1}{OSR}\right)$$
 (2.3n)

$$SNR_{MAX}(dB) = 6.02N + 1.76 + 10 \log(OSR)$$
 (2.31)





## 2.3 การจัดสัณฐานสัญญาณรบกวนควอนไทซ์ด้วยการมอดูเลชั่นแบบเดลต้าซิกม่า

การสุ่มตัวอย่างเกินเพียงอย่างเดียวสามารถเพิ่มระดับความละเอียดข้อมูลได้น้อย โดยส่วนใหญ่จะไม่เพียงพอต่อความต้องการในการใช้งาน วิธีปรับปรุงคือการนำเทคนิคการจัด สัณฐานสัญญาณรบกวน (Noise shaping) มาใช้ร่วมกับการสุ่มตัวอย่างเกิน ซึ่งสามารถลด ปริมาณสัญญาณรบกวนในแบนด์วิดท์ของสัญญาณลงได้อย่างมาก

ระบบในรูป 2.3(ก) แสดงมอดูเลเตอร์เดลต้าซิกม่า ประกอบไปด้วย ฟังก์ชั่นถ่าย โอน *H*(*z*) และตัวควอนไทซ์ในวงรอบปิด ระบบรับสัญญาณแอนะล็อกขาเข้า *u*(*n*) ซึ่งเป็น สัญญาณที่จะถูกวัด และส่งออกสัญญาณดิจิทัล *y*(*n*) ไปยังภาคดิจิทัลเพื่อทำการกรองเพื่อให้ได้ ข้อมูลจากการแปลงสัญญาณขาเข้าต่อไป ในการวิเคราะห์ระบบ ตัวควอนไทซ์สามารถแทนด้วย แบบจำลองเชิงเส้นที่เพิ่มสัญญาณรบกวนตัวควอนไทซ์ *e*(*n*) เข้าสู่ระบบ ดังนั้นสัญญาณขาออก ของระบบ *y*(*n*) จะเขียนในอาณาจักร *Z* ได้เป็น





(ข) โครงสร้างพื้นฐานซึ่งตัวควอนไทซ์แทนด้วยแบบจำลองเชิงเส้น
 ที่เพิ่มสัญญาณรบกวนตัวควอนไทซ์ e(n) เข้าสู่ระบบ

$$Y(z) = \frac{H(z)}{1 + H(z)}U(z) + \frac{1}{1 + H(z)}E(z)$$
  
=  $S_{TF}(z)U(z) + N_{TF}E(z)$  (2.4)

โดย  $S_{_{TF}}(z)$  เป็นฟังก์ชั่นถ่ายโอนจากสัญญาณขาเข้า  $N_{_{TF}}(z)$  เป็นฟังก์ชั่นถ่ายโอนจากสัญญาณรบกวนควอนไทซ์

เนื่องระบบมีการสุ่มตัวอย่างเกิน ดังนั้นสัญญาณขาเข้าจะมีความถี่ต่ำเมื่อเทียบ กับความถี่การสุ่มตัวอย่าง จากสมการที่ 2.4 เพื่อให้ระบบสามารถแปลงสัญญาณในช่วงความถี่ต่ำ ได้ความละเอียดสูงหรือมีอัตราส่วนสัญญาณต่อสัญญาณรบกวนมีค่าเพิ่มขึ้น จะต้องให้ *H*(*z*) เป็น ฟังก์ชั่นถ่ายโอนที่มีค่าใหญ่ที่ความถี่ต่ำเพื่อสามารถถ่ายโอนสัญญาณจากขาเข้าไปยังขาออกได้ และในขณะเดียวกันก็สามารถลดขนาดสัญญาณรบกวนควอนไทซ์ที่ส่งยังขาออก แนวคิดดังกล่าว เป็นหลักการสำคัญของการมอดูเลชั่นแบบเดลต้าซิกม่า

# 2.3.1 การจัดสัณฐานสัญญาณรบกวนอันดับที่หนึ่ง

เมื่อให้ *H*(*z*) ตามสมการที่ 2.4 เป็นตัวอินทิเกรตในอาณาจักร Z คือ  $H(z) = \frac{z^{-1}}{1-z^{-1}} \,$ จะพบว่าฟังก์ชั่นถ่ายโอนของสัญญาณขาเข้าและของสัญญาณรบกวนเป็น
สมการที่ 2.5ก และ 2.5ข ตามลำดับ

$$S_{TRF} = \frac{Y(z)}{U(z)} = z^{-1}$$
(2.5n)

$$N_{TRF} = \frac{Y(z)}{E(z)} = (1 - z^{-1})$$
(2.51)

สมการที่ 2.5ก แสดงถึงข้อมูลสัญญาณขาเข้าถูกส่งผ่านไปยังขาออกที่อัตรา ขยายเท่ากับหนึ่งด้วยการประวิงเวลาหนึ่งคาบสัญญาณ ส่วนสมการที่ 2.5ข แสดงถึงการหาผล ต่างของสัญญาณรบกวนในตัวอย่างที่ติดกัน และมีผลตอบสนองขนาดทางความถี่ดังสมการ 2.5ค ซึ่งสามารถหาได้โดยการแทน  $z = e^{-j\omega}$ 



$$\left|N_{TRF}\right| = 2\sin(\pi f / fs) \tag{2.50}$$

**รูปที่ 2.4** สัณฐานของสเปกตรัมสัญญาณรบกวนที่เปลี่ยนไปเนื่องจากการมอดูเลชั่น

- (ก) สเปกตรัมสัญญาณรบกวนควอนไทซ์
- (ข) สเปกตรัมสัญญาณรบกวนควอนไทซ์ที่จัดสัณฐานด้วยมอดูเลเตอร์แล้ว
- (ค) สเปกตรัมสัญญาณรบกวนควอนไทซ์ในแบนด์วิดท์สัญญาณหลังผ่านตัวกรองผ่านต่ำดิจิทัล

สัญญาณรบกวนควอนไทซ์ตามรูปที่ 2.4ก ซึ่งมีสมมุติฐานตามหัวข้อ 2.1 เป็น สัญญาณรบกวนขาว เมื่อผ่านมอดูเลเตอร์ไปที่ขาออกจะมีรูปร่างสเปกตรัมเปลี่ยนไปเป็นดังรูปที่ 2.4ข ตามผลตอบสนองทางความถี่ของฟังก์ชั่นถ่ายโอนของสัญญาณรบกวนตามสมการที่ 2.5ค สเปกตรัมตามรูปที่ 2.4ข เป็นของข้อมูลดิจิทัลขาออกของมอดูเลเตอร์ สัญญาณดังกล่าวจะถูกนำ มาผ่านเข้าสู่ตัวกรองผ่านต่ำดิจิทัล ทำให้ในขั้นสุดท้ายสัญญาณขาออกจากระบบมีสเปกตรัม สัญญาณดังในรูปที่ 2.4ค ซึ่งจะพบว่ามีกำลังสัญญาณรบกวนควอนไทซ์ในแบนด์วิดท์สัญญาณลด ลงมากกว่าในกรณีใช้การสุ่มตัวอย่างเกินเพียงอย่างเดียวดังในรูปที่ 2.2 ยังผลให้มีค่าความ ละเอียดและจำนวนบิตประสิทธิผลในการแปลงมีค่าสูงขึ้น ซึ่งสามารถคำนวณปริมาณสัญญาณ รบกวนควอนไทซ์ในแบนด์วิดท์สัญญาณได้ดังสมการที่ 2.6(ก)

$$P_{Q.Noise} = \left(\int_{-Bw}^{Bw} \frac{\Delta^2}{12} \frac{1}{f_s} \left(2\sin\left(\frac{\pi f}{f_s}\right)\right)^2 df\right)$$
(2.6n)

เนื่องจาก  $Bw << f_s$  ดังนั้น พจน์  $\sin\left(\frac{\pi f}{f_s}\right)$ สามารถประมาณได้เป็น  $\left(\frac{\pi f}{f_s}\right)$  ใน

ช่วงการอินทิเกรต ดังนั้นปริมาณสัญญาณรบกวนควอนไทซ์สามารถประมาณได้เป็น

$$P_{Q.Noise} \approx \left(\frac{\Delta^2}{12}\right) \left(\frac{\pi^2}{3}\right) \left(\frac{2Bw}{f_s}\right)^3 = \frac{\Delta^2 \pi^2}{36} \left(\frac{1}{OSR}\right)^3$$
(2.61)

อัตราส่วนสัญญาณต่อสัญญาณรบกวนของข้อมูลขั้นสุดท้ายตามรูปที่ 2.4ค แสดงได้ดังสมการที่ 2.6(ค) และ 2.6(ง)

$$SNR_{MAX} = \frac{P_{Signal}}{P_{Q.Noise}} = \left(\frac{(\Delta(2^N - 1)/2)^2}{2}\right) / \left(\frac{\Delta^2 \pi^2}{36} \left(\frac{1}{OSR}\right)^3\right) \quad (2.6\text{P})$$

$$SNR_{MAX}(dB) = 6.02N + 1.76 - 5.17 + 30\log(OSR)$$
(2.64)

จากสมการที่ 2.6ง สองพจน์แรกแสดงอัตราส่วนสัญญาณต่อสัญญาณรบกจาก ตัวควอนไทซ์ที่ใช้ซึ่งมีลักษณะเหมือนดังสมการที่ 2.1ข ส่วนสองพจน์หลังแสดงถึงอัตราส่วน สัญญาณต่อสัญญาณรบกวนที่เพิ่มขึ้นอันเนื่องมากจากการจัดสัณฐานสัญญาณรบกวน พจน์สุด ท้าย 30log(*OSR*) แสดงถึงอัตราส่วนสัญญาณต่อสัญญาณรบกวนจะเพิ่มขึ้น 9 dB หรือคิดเป็น จำนวนบิตเพิ่มขึ้น 1.5 บิตทุก ๆ 2 เท่าของอัตราการสุ่มเกิน [8]

2.3.2 การจัดสัณฐานสัญญาณรบกวนอันดับสูง

เราสามารถเพิ่มอันดับการทำมอดูเลชั่นโดยการเพิ่มจำนวนตัวอินทิเกรตเข้าไปใน มอดูเลเตอร์โดยการจัดการป้อนกลับและการผ่านสัญญาณอย่างเหมาะสมทำให้ได้ฟังก์ชั่นถ่าย โอนของระบบอันดับ L ดังสมการที่ 2.7ก 2.7ข และ 2.7ค ขนาดฟังก์ชั่นจัดสัณฐานสัญญาณ รบกวนควอนไทซ์อันดับที่หนึ่ง สอง และสามแสดงดังรูปที่ 2.5



**รูปที่ 2.5** ฟังก์ชั่นจัดสัณฐานสัญญาณรบกวนควอนไทซ์อันดับที่หนึ่ง สอง และ สาม

$$S_{TRF} = \frac{Y(z)}{U(z)} = z^{-L}$$
 (2.7n)

$$N_{TRF} = \frac{Y(z)}{E(z)} = (1 - z^{-1})^{L}$$
(2.71)

$$\left|N_{TRF}\right| = \left|2\sin(\pi f / fs)\right|^{L}$$
(2.7A)

ค่าอันดับการทำมอดูเลชั่นที่สูงขึ้นและอัตราสุ่มตัวอย่างเกินที่สูงขึ้นจะทำให้ ปริมาณกำลังงานสัญญาณรบกวนควอนไทซ์ภายในแบนด์วิดท์สัญญาณมีค่าลดลงตามอันดับการ ทำมอดูเลชั่นซึ่งแสดงด้วยพื้นที่ที่แรเงาในรูปที่ 2.5 ปริมาณสัญญาณรบกวนควอนไทซ์ใน แบนด์วิดท์ของสัญญาณจากการทำมอดูเลชั่นอันดับ *L* แสดงได้ดังสมการที่ 2.8ก

$$P_{Q.Noise} = \left(\int_{-B_W}^{B_W} \frac{\Delta^2}{12} \frac{1}{f_s} \left(2\sin\left(\frac{\pi f}{f_s}\right)\right)^{2L} df\right)$$
$$\approx \frac{\Delta^2}{12} \frac{\pi^{2L}}{(2L+1)} \frac{1}{(OSR)^{2L+1}}$$
(2.8n)

และค่าความละเอียดของข้อมูลที่แปลงได้เพิ่มขึ้นซึ่งคำนวณเป็นอัตราส่วนสัญญาณต่อสัญญาณ รบกวนได้ดังสมการที่ 2.8ข และ 2.8ค

$$SNR_{MAX} = \frac{P_{Signal}}{P_{Q.Noise}} = \left(\frac{\left(\Delta(2^{N} - 1)/2\right)^{2}}{2}\right) / \left(\frac{\Delta^{2}}{12} \frac{\pi^{2L}}{(2L+1)} \frac{1}{(OSR)^{2L+1}}\right)$$

$$=\frac{1.5}{\pi^{2L}}(2^N-1)^2(OSR)^{2L+1}(2L+1)$$
(2.81)

 $SNR_{MAX}(dB) = 1.76 + 6\log_2(2^N - 1) - 10L + 3\log_2(2L + 1) + 3(2L + 1)\log_2(OSR) \quad (2.8n)$ 

หรือคิดเป็นจำนวนบิตประสิทธิผลซึ่งจะเพิ่มขึ้น*L* + 0.5 บิต ทุกสองเท่าของอัตรา การสุ่มเกิน อย่างไรก็ตาม ในการสร้างมอดูเลเตอร์อันดับสูงเกินอันดับสองจะต้องพิจารณาปัญหา เรื่องเสถียรภาพของระบบเนื่องมาจากการป้อนกลับด้วย

### 2.4 สถาปัตยกรรมของตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัลชนิดเดลต้าชิกม่า

ระบบของตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแสดงได้ดังรูปที่ 2.6 สัญญาณ ขาเข้าผ่านวงจรกรองกันเคลือบแฝง (Anti-aliasing filter) โดยลักษณะของวงจรกรองกันเคลือบ แฝงนี้ไม่จำเป็นต้องมีช่วงเปลี่ยนแถบผ่านเป็นแถบหยุดที่คมมาก ดังเช่นในกรณีตัวแปลงอัตรา ในควิสต์เนื่องจากอัตราการสุ่มตัวอย่างอยู่สูงกว่าแบนด์วิดท์ของสัญญาณขาเข้ามากและการ ลดทอนนอกแบนด์วิดท์สัญญาณอีกส่วนหนึ่งเกิดขึ้นในส่วนของตัวกรองดิจิทัล สัญญาณออกจาก วงจรกันการเคลือบแฝงถูกป้อนเข้าสู่มอดูเลเตอร์เพื่อแปลงสัญญาณให้อยู่ในรูปข้อมูลดิจิทัล จำนวนบิตต่ำที่ประกอบด้วยสัญญาณขาเข้ารวมกับสัญญาณรบกวนที่จัดสัณฐานแล้ว



**รูปที่ 2.6** ระบบของการแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบสุ่มเกินเดลต้าซิกม่า

ข้อมูลดิจิทัลดังกล่าวถูกกรองด้วยตัวกรองดิจิทัล ซึ่งโดยปกติจะแบ่งออกเป็นสอง ภาคเพื่อลดความซับซ้อนในการสร้างตัวกรอง [8] คือ ภาคแรกคือตัวกรองเดซิเมชั่น (Decimation filter) ซึ่งทำหน้าที่กำจัดส่วนสัญญาณรบกวนควอนไทซ์ที่ถูกจัดสัณฐานไว้ออกและลดอัตราข้อมูล ลง โดยปกติตัวกรองเดซิเมชั่นจะมีอันดับมากกว่าอันดับการทำมอดูเลชั่นอยู่หนึ่งอันดับเพื่อให้ สามารถกำจัดปริมาณสัญญาณรบกวนที่ถูกจัดสัณฐานไว้ในช่วงความถี่สูงให้ลดต่ำลงได้มากกว่า ในระดับที่ไม่ถูกจัดสัณฐาน [8] และภาคหลังคือตัวกรองเอฟไออาร์ ทำหน้าที่ชดเชยการลดทอนใน แบนด์วิดท์ของสัญญาณขาเข้าอันเนื่องมาจากตัวกรองเดซิเมชั่น ในที่นี้ใช้ตัวกรองเอฟไออาร์เพื่อ ให้ลักษณะตอบสนองทางเฟสของตัวแปลงเป็นเชิงเส้น

#### 2.4.1 ตัวกรองเดซิเมชั่น

ตัวกรองเดซิเมชั่นอันดับที่ L+1 สามารถสร้างได้โดยการนำเอาตัวกรองเฉลี่ย
(Averaging filter) จำนวน L+1 มาต่อเรียงกัน ตัวกรองเฉลี่ยมีลักษณะดังสมการที่ 2.9n ตัว
กรองเฉลี่ยทำการเฉลี่ยตัวอย่างขาเข้า x[i] ในช่วง Mk – M ถึง Mk – 1 ให้เป็นข้อมูลขาออก y[k]
ซึ่งเป็นการลดอัตราข้อมูลลง (อัตราเดซิเมชั่น) M เท่าด้วย โดยตัวกรองเฉลี่ยมีฟังก์ชั่นโอนย้าย
เขียนได้ในรูปของ T<sub>sine</sub> (z) ดังสมการที่ 2.9ข

$$y[k] = \frac{1}{M} \sum_{i=M(k-1)}^{Mk-1} x[i]$$
(2.91)  
$$T_{\text{sinc}}(z) = \frac{1}{M} \left( \frac{1-z^{-M}}{1-z^{-1}} \right)$$
(2.91)

ดังนั้นฟังก์ชั่นโอนย้ายของตัวกรองเดซิเมชั่นอันดับที่ L+1 แสดงได้ดังสมการที่ 2.10ก และผลตอบสนองทางความถี่ของตัวกรองแสดงได้ดังสมการที่ 2.10ข

$$T_{\rm sinc}(z) = \frac{1}{M^{L+1}} \left( \frac{1 - z^{-M}}{1 - z^{-1}} \right)^{L+1}$$
(2.101)  
$$T_{\rm sinc}(e^{j\omega}) = \frac{1}{M^{L}} \left( \frac{\operatorname{sinc}\left(\frac{\omega M}{2}\right)}{\operatorname{sinc}\left(\frac{\omega}{2}\right)} \right)^{L+1} .e^{-j\frac{\omega(L+1)(M-1)}{2}}$$
(2.101)



**รูปที่ 2.7** ผลตอบสนองทางความถี่ของตัวกรองเดซิเมชั่นอันดับสองที่มีอัตราเดซิเมชั่น M=8เทียบกับฟังก์ชั่นจัดสัณฐานสัญญาณรบกวนควอนไทซ์นอร์แมลไลซ์อันดับที่หนึ่ง

รูปที่ 2.7 แสดงตัวอย่างผลตอบสนองทางความถี่ของตัวกรองเดซิเมชั่นอันดับสอง ที่มีอัตราเดซิเมชั่น M = 8 เทียบกับสเปกตรัมความหนาแน่นของสัญญาณรบกวนควอนไทซ์ โดย  $f_D = \frac{f_S}{M}$  คือ อัตราข้อมูลขาออกของตัวกรองเดซิเมชั่น เห็นได้ว่าตัวกรองเดซิเมชั่นมีศูนย์อยู่ที่ ความถี่  $f_D$  และทุกฮาร์โมนิกของ  $f_D$  ซึ่งสามารถช่วยลดการเคลือบแฝงกลับของสัญญาณรบกวน ควอนไทซ์จากย่านใกล้เคียงความถี่  $f_D$  และทุกฮาร์โมนิกของ  $f_D$  เข้ามาในแบนด์วิดท์สัญญาณได้ เมื่อทำการลดอัตราข้อมูลลงในตัวกรองเดซิเมชั่น อัตราข้อมูลขาออกจากตัวกรองเดซิเมชั่นที่สูง เป็น 4 เท่าของอัตราไนควิสต์ถือเป็นอัตราที่มีความเหมาะสม [9] ที่ไม่ก่อให้เกิดการเคลือบแฝงของ สัญญาณรบกวนควอนไทซ์เข้ามาในแบนด์วิดท์ของสัญญาณขาเข้ามากเกินไปเมื่อทำการสุ่มตัว อย่างใหม่เพื่อลดอัตราข้อมูล และการลดทอนแบนด์วิดท์ของสัญญาณมีค่าไม่สูงมากจนการซดเซย ด้วยตัวกรองเอฟไออาร์ภาคหลังทำได้ยาก การลดทอนที่ขอบแบนด์วิดท์สัญญาณ (Droop) คิด เป็น 0.9(L + 1) เดซิเบล [10]

รูปที่ 2.8 แสดงโครงสร้างของตัวกรองเดซิเมชั่นที่นิยมใช้ ซึ่งเป็นโครงสร้างที่ง่าย สามารถนำไปใช้ได้ทั้งในการจำลอง การวัดทดสอบ รวมไปถึงการสร้างเป็นวงจรรวมจริง [11] การ บวกและลบในตัวอินทิเกรตและตัวดิฟเฟอเรนซิเอตในตัวกรองนี้จะใช้ระบบเลขส่วนเติมเต็มสอง (2's-complement) ที่มีพิสัยอย่างน้อยครอบคลุมช่วง  $[-\frac{M^{L+1}R}{2}, \frac{M^{L+1}R}{2})$  โดยสัญญาณขาเข้า ตัวกรองมีพิสัยอยู่ในช่วง  $[-\frac{R}{2}, \frac{R}{2})$ 



**รูปที่ 2.8** โครงสร้างของตัวกรองเดซิเมชั่น

# 2.5 สถาปัตยกรรมของมอดูเลเตอร์เดลต้าชิกม่า

การเพิ่มอันดับของมอดูเลเตอร์เป็นการเพิ่มความสามารถในการลดทอน สัญญาณรบกวนควอนไทซ์ในแบนด์วิดท์สัญญาณ ส่วนการเพิ่มจำนวนบิตของตัวควอนไทซ์มีผล ให้ขนาดสัญญาณรบกวนควอนไทซ์ลดลง ทั้งสองแนวทางล้วนช่วยเพิ่มอัตราส่วนสัญญาณต่อ สัญญาณรบกวนของตัวแปลง แต่การเพิ่มอันดับและจำนวนบิตของตัวควอนไทซ์ของตัวก็จะส่งผล ต่อการเลือกรูปแบบในการออกแบบของตัวมอดูเลเตอร์ด้วยเช่นกัน โดยเฉพาะอย่างยิ่งมอดูเลเตอร์ ที่มีอันดับเกินสองมักจะมีปัญหาด้านเสถียรภาพเกิดขึ้น ส่วนจำนวนบิตของตัวควอนไทซ์ที่มากขึ้น จะทำให้การสร้างตัวแปลงดิจิทัลเป็นแอนะล็อก (DAC) ในการป้อนกลับยากมากขึ้นตามไปด้วย จึงมีผู้คิดค้นโครงสร้างของตัวมอดูเลเตอร์ในรูปต่าง ๆ เพื่อให้รองรับต่อความต้องการในการออก แบบ โครงสร้างแต่ละรูปแบบมีข้อดีและข้อเสียแตกต่างกันไป

2.5.1 มอดูเลเตอร์อันดับสอง

มอดูเลเตอร์อันดับสองสามารถสร้างได้โดยการแทรกตัวอินทิเกรตอีกตัวเพิ่มเข้า ในวงรอบของมอดูเลเตอร์ แสดงได้ดังรูปที่ 2.9 มอดูเลเตอร์นี้สามารถให้บิตประสิทธิผลได้เพิ่มขึ้น 2.5 บิต ต่ออัตราสุ่มตัวอย่างเกินที่เพิ่มขึ้นสองเท่า มอดูเลเตอร์นี้มีเสถียรภาพอย่างแน่นอนเมื่อ สัญญาณขาเข้าอยู่ในช่วง ±0.9  $\frac{\Delta}{2}$  [12] และไม่ไวต่อความไม่เป็นอุดมคติของวงจรแอนะล็อก



**รูปที่ 2.9** มอดูเลเตอร์อันดับสอง

2.5.2 มอดูเลเตอร์อันดับสูง

ในการออกแบบบางครั้ง มีความต้องการใช้มอดูเลเตอร์อันดับสูงกว่าอันดับสอง เพื่อให้ระบบมีการแยกซัดสูง ในขณะที่มีอัตราการสุ่มตัวอย่างเกินต่ำ ในการออกแบบมอดูเลเตอร์ อันดับสูง รูปแบบของมอดูเลเตอร์ที่ใช้มีหลายประเภท ซึ่งจัดกลุ่มใหญ่ ๆ ได้ 2 ประเภท อันได้แก่ (1) แบบวงรอบเดี่ยว (Single loop) ซึ่งมี แบบวงรอบเดี่ยวปกติ แบบ Lee-Sodini และแบบอิน เทอร์ โพเลทีฟ (Interpolative) เป็นรูปแบบย่อย และ (2) แบบต่อเรียง (Cascade)

2.5.2.1 มอดูเลเตอร์อันดับสูงแบบวงรอบเดี่ยวปกติ (Single loop)

มอดูเลเตอร์อันดับ L โครงสร้างแบบวงรอบเดี่ยว [12] แสดงในรูปที่ 2.10 ตัว อินทิเกรตต่อเรียงกันอยู่ภายใต้การป้อนกลับจากตัวควอนไทซ์เพียงตัวเดียว มอดูเลเตอร์ส่งข้อมูล ดิจิทัลออกที่เป็นข้อมูลสัญญาณขาเข้าและสัญญาณรบกวนควอนไทซ์ที่ถูกจัดสัณฐานอันดับเท่า กับจำนวนตัวอินทิเกรตในวงรอบของมอดูเลเตอร์



**รูปที่ 2.10** มอดูเลเตอร์แบบวงรอบเดี่ยว [12]



**รูปที่ 2.11** มอดูเลเตอร์แบบ Lee-Sodini



**รูปที่** 2.12 โครงสร้างแบบอินเทอร์โพเลทีฟ

โครงแบบนี้มีข้อดีคือ สามารถให้อัตราส่วนสัญญาณต่อสัญญาณรบกวนสูงที่ อัตราการสุ่มตัวอย่างเกินค่าต่ำและไม่ไวต่อความไม่เป็นอุดมคติของวงจรแอนะล็อก ข้อเสียคือ ระบบอาจมีปัญหาด้านเสถียรภาพ การออกแบบทำได้ยาก และช่วงสัญญาณขาเข้ามีขนาดเล็ก เมื่อเทียบกับช่วงสัญญาณขาเข้าของมอดูเลเตอร์อันดับสองหรือระบบต่อเรียง

#### 2.5.2.2 มอดูเลเตอร์อันดับสูงแบบ Lee-Sodini

โครงสร้างแบบ Lee-Sodini [12] แสดงในรูปที่ 2.11 โครงสร้างนี้ใช้ตัวควอนไทซ์ เพียงตัวเดียวในการป้อนกลับ โครงสร้างมีการป้อนกลับจากขาออกของตัวอินทิเกรตแต่ละตัวมาที่ ขาเข้าและมีการป้อนไปข้างหน้าจากสัญญาณขาเข้าตัวอินทิเกรตแต่ละตัวไปที่ตัวควอนไทซ์ โครง สร้างนี้สามารถสร้างให้ฟังก์ชั่นโอนย้ายของสัญญาณรบกวนมีอัตราการลดทอนในแบนด์วิดท์ สัญญาณได้มากกว่าแบบวงรอบเดี่ยวปกติหรือแบบต่อเรียงในอันดับที่เท่ากัน โดยการกระจาย ตำแหน่งศูนย์ในแบนด์วิดท์สัญญาณทำให้สามารถฟังก์ชั่นโอนย้ายของสัญญาณรบกวนมีลักษณะ คล้ายกับฟังก์ชั่นถ่ายโอนของตัวกรองผ่านสูงชนิดต่าง ๆ เช่น แบบบัตเตอร์เวิร์ท แบบเซพบีเซพ ชนิดที่หนึ่งหรือชนิดที่สอง หรือแบบอีลิปติค ฟังก์ชั่นโอนย้ายของสัญญาณขาเข้าและสัญญาณรบ กวนควอนไทซ์แสดงได้ดังสมการที่ 2.11ก และ 2.11ข

$$S_{TF}(z) = \frac{\sum_{i=0}^{L} A_i (z-1)^{L-i}}{z \left[ (z-1)^L - \sum_{i=1}^{L} B_i (z-1)^{L-i} \right] + \sum_{i=0}^{L} A_i (z-1)^{L-i}}$$
(2.11n)  
$$N_{TF}(z) = \frac{(z-1)^L - \sum_{i=1}^{L} B_i (z-1)^{L-i}}{z \left[ (z-1)^L - \sum_{i=1}^{L} B_i (z-1)^{L-i} \right] + \sum_{i=0}^{L} A_i (z-1)^{L-i}}$$
(2.11n)

โครงสร้างนี้ไม่ไวต่อความไม่เป็นอุดมคติของวงจร แต่ข้อเสียของโครงสร้างนี้คือ ค่าสัมประสิทธิ์ต่าง ๆ อาจเป็นค่าที่เล็กมากไม่เหมาะสมในการสร้างด้วย วงจรสวิตช์ตัวเก็บประจุ และอาจมีปัญหาเสถียรภาพเช่นเดียวกับแบบวงรอบเดี่ยวปกติ

2.5.2.3 มอดูเลเตอร์อันดับสูงแบบอินเทอร์โพเลทีฟ (Interpolative)

โครงสร้างแบบอินเทอร์โพเลทีฟนี้มีลักษณะหลักคล้ายกับแบบวงรอบเดี่ยวปกติ แต่มีการป้อนกลับย่อยของสัญญาณในระหว่างตัวอินทิเกรตสองตัวดังแสดงในรูปที่ 2.12 ด้วยการ ป้อนกลับนี้ทำให้ตำแหน่งศูนย์ในฟังก์ชั่นถ่ายโอนของสัญญาณรบกวนกระจายอยู่ในแบนด์วิดท์ สัญญาณ ซึ่งช่วยเพิ่มความสามารถในการลดทอนสัญญาณควอนไทซ์ในแบนด์วิดท์สัญญาณ ทำ ให้อัตราส่วนสัญญาณต่อสัญญาณรบกวนของตัวแปลงสูงขึ้น โครงสร้างนี้ไม่ไวต่อความไม่เป็น อุดมคติของวงจร แต่ข้อเสียของโครงสร้างนี้เหมือนกับในแบบ Lee-sodini และแบบ วงรอบเดี่ยว ปกติ คือ ค่าสัมประสิทธิ์ต่าง ๆ อาจเป็นค่าที่ไม่ลงตัวและเล็กมากไม่เหมาะสมในการสร้างด้วยวง จรสวิตช์ตัวเก็บประจุ และอาจมีปัญหาเสถียรภาพเช่นเดียวกับแบบวงรอบเดี่ยวปกติ [8]

### 2.5.2.4 มอดูเลเตอร์อันดับสูงแบบต่อเรียง (Cascade)

โครงสร้างแบบต่อเรียงแสดงในรูปที่ 2.13ก ประกอบไปด้วยมอดูเลเตอร์ย่อย หลายชุดต่อเรียงกัน ซึ่งแต่ละชุดเป็นมอดูเลเตอร์ที่มีอันดับไม่เกินสองซึ่งมีเสถียรภาพเสมอ มอดูเลเตอร์ชั้นแรกทำการแปลงสัญญาณขาเข้าให้อยู่ในรูปข้อมูลดิจิทัล Y<sub>1</sub> ในขณะเดียวกัน มอดูเลเตอร์ชั้นถัดไปทำการแปลงสัญญาณรบกวนควอนไทซ์จากชั้นที่อยู่ก่อนหน้า E<sub>1</sub>, E<sub>2</sub>,... E<sub>N-1</sub> ให้อยู่ในรูปข้อมูลดิจิทัล Y<sub>1</sub>, Y<sub>2</sub>,... Y<sub>N-1</sub> อีกเช่นกัน ซึ่งสามารถแสดงได้ดังสมการที่ 2.12ก และ 2.12ข

$$Y_1 = X \cdot z^{-L_1} + E_1 (1 - z^{-1})^{L_1}$$
(2.12n)

$$Y_i = E_{i-1} \cdot z^{-L_i} + E_i (1 - z^{-1})^{L_i}$$
 โดยที่  $2 < i < N$  (2.121)

โดยที่ N เป็นจำนวนมอดูเลเตอร์ย่อย และ  $L_i$  เป็นอันดับของมอดูเลเตอร์ย่อยที่ i

ค่าดิจิทัลที่ได้จากมอดูเลเตอร์แต่ละชั้นถูกส่งเข้าไปในวงจรตรรกะหักล้าง (Cancellation logic) เพื่อกำจัดสัญญาณรบกวนควอนไทซ์จากชั้นก่อนหน้าออกดังแสดงใน รูปที่ 2.13ข ให้เหลือเป็นสัญญาณที่ประกอบด้วยสัญญาณขาเข้าและสัญญาณรบกวนควอนไทซ์ จากมอดูเลเตอร์ชั้นสุดท้ายที่ถูกจัดสัณฐานด้วยอันดับเท่ากับอันดับรวมของทุกมอดูเลเตอร์ดัง แสดงในสมการที่ 2.13 เพื่อนำไปกรองที่ตัวกรองเดซิเมชั่นต่อไป [12]

$$Y = X \cdot z^{-\sum_{i}^{N} L_{i}} + E_{N} \left( 1 - z^{-1} \right)^{\sum_{i}^{N} L_{i}}$$
(2.13)

โครงสร้างนี้มีข้อดีคือ สามารถให้อัตราส่วนสัญญาณต่อสัญญาณรบกวนสูงที่ อัตราการสุ่มตัวอย่างเกินค่าต่ำ มีเสถียรภาพแน่นอน และช่วงสัญญาณขาเข้ามีค่าขนาดใหญ่กว่า แบบวงรอบเดี่ยวอันดับสูง ส่วนข้อเสียคือ มอดูเลเตอร์มีความไวต่อความไม่เป็นอุดมคติของวงจร แอนะล็อกสูง เนื่องจากความไม่เข้าคู่ของค่าสัมประสิทธิ์ในภาคแอนะล็อกและภาคดิจิทัลทำให้ การหักล้างสัญญาณรบกวนควอนไทซ์จากชั้นก่อนหน้าออกไม่หมด และต้องมีภาคดิจิทัลที่ซับซ้อน มาร่วมประมวลผล



**รูปที่ 2.13ก** มอดูเลเตอร์แบบต่อเรียง





2.5.3 การใช้ตัวควอนไทซ์หลายบิต

การใช้ตัวควอนไทซ์หลายบิตแทนที่ตัวควอนไทซ์บิตเดียวในตัวมอดูเลเตอร์ทำให้ ขนาดของสัญญาณรบกวนควอนไทซ์มีขนาดเล็กลงเนื่องจากขนาดขั้นในการควอนไทซ์มีขนาดเล็ก ลง ส่งผลให้อัตราส่วนสัญญาณต่อสัญญาณรบกวนของตัวแปลงมีค่าเพิ่ม 6 เดซิเบลต่อ 1 บิตของ ตัวควอนไทซ์ที่เพิ่มขึ้น แม้ว่ากระบวนการสุ่มเกินสามารถเพิ่มอัตราส่วนสัญญาณต่อสัญญาณ รบกวนได้ แต่ไม่ได้ปรับปรุงความเป็นเชิงเส้นของตัวแปลง [8] ดังนั้นในการใช้ตัวควอนไทซ์หลาย บิตในการป้อนกลับ ข้อกำหนดด้านความเป็นเชิงเส้นของตัวแปลงดิจิทัลเป็นแอนะล็อก (DAC) ย่อยที่ใช้ในการป้อนกลับต้องมีค่าเท่ากับความเป็นเชิงเส้นของตัวแปลงทั้งระบบ เพื่อให้ข้อมูลจาก การแปลงมีความเพี้ยน (Distortion) ต่ำในระดับความละเอียดของตัวแปลงทั้งระบบ เนื่องจาก ความผิดพลาดอันเกิดจากค่าแอนะล็อกที่ผิดพลาดไปจากตำแหน่งปกติของตัวแปลงดิจิทัลเป็น แอนะล็อกย่อยเนื่องจากความไม่เป็นเชิงเส้นจะเข้าไปปนรวมกับสัญญาณขาเข้าของมอดูเลเตอร์ ทำให้มอดูเลเตอร์นั้นเสมือนวัดสัญญาณขาเข้าที่มีความเพี้ยนเข้าไป ซึ่งจะทำให้ค่าที่ส่งออกไปยัง ภาคดิจิทัลมีความเพี้ยนตามไปด้วย ทำให้อัตราส่วนสัญญาณต่อสัญญาณรบกวนรวมความเพี้ยน (Signal-to-Noise-plus-Distortion Ratio : SNDR) มีค่าต่ำลง ดังนั้นมอดูเลเตอร์ชนิดเดลต้าชิกม่า โดยทั่วไปจึงนิยมใช้ตัวแปลงดิจิทัลเป็นแอนะล็อกหนึ่งบิตในการป้อนกลับ เพราะมีความเป็นเชิง เส้นอยู่ในตัวเอง เนื่องจากระดับแรงดันขาออกมีเพียงสองระดับเท่านั้น ในการใช้ตัวควอนไทซ์ หลายบิตในโครงสร้างมอดูเลเตอร์วงรอบเดี่ยว ตัวแปลงดิจิทัลเป็นแอนะล็อกป้อนกลับต้องมีความ เป็นเชิงเส้นเท่ากับความสามารถในการวัดของตัวมอดูเลเตอร์ทั้งระบบ แต่ถ้าใช้ตัวควอนไทซ์หลาย บิตในโครงสร้างแบบต่อเรียงชั้นหลัง ๆ แล้ว ข้อกำหนดด้านความเป็นเชิงเส้นของตัวแปลงดิจิทัล เป็นแอนะล็อกป้อนกลับจะลดลงเหลือเท่ากับความแม่นยำในการวัดในระดับชั้นนั้น ๆ

## 2.6 ข้อพิจารณาในการออกแบบระบบ

#### 2.6.1 เสถียรภาพของระบบ

ในมอดูเลเตอร์วงรอบเดี่ยว ที่มีอันดับการมอดูเลชั่นมากกว่าสองอาจจะมีปัญหา ด้านเสถียรภาพได้ วิธีการหนึ่งที่อาจจะตรวจสอบได้โดยพิจารณาตัวควอนไทซ์เป็นอัตราขยายที่ แปรเปลี่ยนค่าได้ และใช้วิธีการทางเดินรากตรวจสอบเสถียรภาพของระบบ เทียบกับวงกลมหนึ่ง หน่วย [13]

2.6.2 อัตราขยายวงรอบเปิดที่ไม่เป็นอนันต์ของออปแอมป์ (Finite opamp gain)

อัตราขยายวงรอบเปิดที่ไม่เป็นอนันต์ของออปแอมป์ทำให้ตัวอินทิเกรตไม่สามารถ รวมค่าที่เก็บไว้ในอดีตกับค่าสัญญาณขาเข้าในเวลาปัจจุบันได้อย่างถูกต้อง [10] ในทาง อาณาจักร Z อัตราขยายวงรอบเปิดที่ไม่เป็นอนันต์ทำให้ตำแหน่งศูนย์ในฟังก์ชั่นถ่ายโอนสัญญาณ รบกวนเลื่อนออกจากขอบวงกลมหนึ่งหน่วยเข้าใกล้จุดกำเนิด ซึ่งส่งผลให้การลดทอนสัญญาณ รบกวนควอนไทซ์ในแบนด์วิดท์สัญญาณลดลง ในระบบวงรอบเดี่ยวผลกระทบจากอัตราขยาย วงรอบเปิดของออปแอมป์มีน้อยกว่าในระบบต่อเรียง เพราะในระบบต่อเรียง ตัวอินทิเกรตต้องส่ง ผลการอินทิเกรตไปยังมอดูเลเตอร์ในชั้นถัดไปเพื่อวัดสัญญาณรบกวนควอนไทซ์ออกมาในรูป ข้อมูลดิจิทัลเพื่อนำไปหักล้างในภาคดิจิทัล ค่าแอนะล็อกที่ส่งไปนั้นต้องมีความแม่นยำในระดับ ความสามารถในการวัดของมอดูเลเตอร์ชั้นถัดไป ดังนั้นอัตราขยายวงรอบเปิดของออปแอมป์ต้อง มีค่ามากพอที่ทำให้ตัวอินทิเกรตเข้าที่ได้ถูกต้องในระดับความสามารถในการวัดของมอดูเลเตอร์ ชั้นถัดไป

2.6.3 ความผิดพลาดของอัตราขยายของตัวอินทิเกรต

ความผิดพลาดของอัตราขยายของตัวอินทิเกรตอันเกิดจากความผิดพลาดของค่า ตัวเก็บประจุที่กำหนดอัตราขยายในวงจรสวิตช์ตัวเก็บประจุทำให้ฟังก์ชั่นโอนย้ายของสัญญาณเข้า และสัญญาณรบกวนผิดไปจากที่กำหนด ส่งผลให้ให้การลดทอนสัญญาณรบกวนในแบนด์วิดท์ ของสัญญาณลดลง ดังนั้นอัตราส่วนสัญญาณต่อสัญญาณรบกวนจึงลดลง ในระบบวงรอบเดี่ยว ผลกระทบจากความผิดพลาดดังกล่าวมีน้อยกว่าในระบบต่อเรียง เพราะในระบบต่อเรียง อัตรา ขยายจะผิดพลาดได้เล็กน้อยเท่านั้นเพื่อให้ในมอดูเลเตอร์ชั้นถัดไปวัดสัญญาณรบกวนควอนไทซ์ จากชั้นก่อนหน้า และหักล้างสัญญาณรบกวนในภาคดิจิทัลได้อย่างถูกต้อง

2.6.4 การเข้าที่ไม่สมบูรณ์ของตัวอินทิเกรต (Incomplete settling)

การเข้าที่ไม่สมบูรณ์ของตัวอินทิเกรตอันเป็นผลมาจาก แบนด์วิดท์และอัตราสลูว์ ของออปแอมป์มีค่าจำกัดและเวลาในการเข้าที่มีค่าจำกัด ทำให้การรวมค่าในตัวอินทิเกรตผิด พลาดไปเสมือนตัวอินทิเกรตกำลังสุ่มตัวอย่างสัญญาณที่ผิดไปจากความเป็นจริง ซึ่งจะทำให้อัตรา ส่วนสัญญาณต่อสัญญาณรบกวนมีค่าลดลง ดังนั้นต้องออกแบบให้ออปแอมป์มีความเร็วในการ อินทิเกรตมากพอจนการเข้าที่ของผลการอินทิเกรตอยู่ในระดับที่ถูกต้องจนไม่ส่งผลให้อัตราส่วน สัญญาณต่อสัญญาณรบกวนของระบบลดลงไป แบบจำลองของการเข้าที่ไม่สมบูรณ์ซึ่งรวมผล ของ อัตราขยายวงรอบเปิดของ ออปแอมป์ แบนด์วิดท์ของตัวอินทิเกรต อัตราสลูว์ของออปแอมป์ และเวลาเข้าที่ที่มีค่าจำกัด จะแสดงในหัวข้อ 3.3.1

2.6.5 สัญญาณรบกวนอิเล็กทรอนิกส์

ตัวอินทิเกรตในตัวมอดูเลเตอร์ชนิดเดลต้าซิกม่าสร้างจากตัวอินทิเกรตชนิดสวิตซ์ ตัวเก็บประจุซึ่งเป็นวงจรแอนะล็อกที่มีสัญญาณรบกวนอิเล็กทรอนิกส์อยู่โดยปกติตามธรรมชาติ สัญญาณรบกวนอิเล็กทรอนิกส์นี้ส่งผลให้อัตราส่วนสัญญาณต่อสัญญาณรบกวนของข้อมูลดิจิทัล ขาออกลดลง สัญญาณรบกวนจากตัวอินทิเกรตแต่ละตัวส่งผลต่อสัญญาณรบกวนรวมในข้อมูล ขาออกไม่เท่ากัน โดยสัญญาณรบกวนในตัวอินทิเกรตขั้นตอนหลังส่งผลต่อสัญญาณรบกวนรวม ลดลงเป็นลำดับ เนื่องจากสัญญาณรบกวนของตัวอินทิเกรตแต่ละตัวจะถูกจัดสัณฐานไปด้วย อันดับเท่ากับจำนวนตัวอินทิเกรตที่อยู่ก่อนหน้า การกำหนดขนาดของสัญญาณรบกวนในตัวอินทิ เกรตแต่ละตัวอย่างเหมาะสมสามารถทำให้การกินกำลังงานรวมของระบบมีค่าต่ำสุดได้ ซึ่งจะ แสดงรายละเอียดในหัวข้อที่ 3.4

2.6.6 ความไม่เป็นเชิงเส้นของตัวแปลงดิจิทัลเป็นแอนะล็อกป้อนกลับ [8]

ในกรณีใช้ตัวแปลงดิจิทัลเป็นแอนะล็อกหลายบิตในการป้อนกลับ ความผิดพลาด ของค่าแอนะล็อกที่ผิดพลาดไปจากตำแหน่งปกติ เนื่องจากตัวแปลงดิจิทัลเป็นแอนะล็อกมีความ ไม่เป็นเชิงเส้น จะเข้าไปปนกับสัญญาณขาเข้าของมอดูเลเตอร์นั้นทำให้ข้อมูลดิจิทัลที่ได้จากการ แปลงมีองค์ประกอบของสัญญาณขาเข้าที่ผิดพลาดไปดังได้กล่าวไปแล้วในหัวข้อ 2.5.3 ความไม่ เป็นเชิงเส้นนี้จะทำให้อัตราส่วนสัญญาณต่อสัญญาณรบกวนรวมความเพี้ยนมีค่าลดลง

## 2.7 **ส**รุป

ในบทนี้ได้กล่าวถึง ทฤษฎีพื้นฐาน แนวความคิด และหลักการสำคัญ ของตัว แปลงแอนะล็อกเป็นดิจิทัลชนิดเดลต้าซิกม่า รวมไปถึงข้อพิจารณาต่าง ๆ ในการออกแบบ

หลักการสำคัญของการมอดูเลชั่นแบบเดลต้าซิกม่า คือการจัดสัณฐานของ สเปกตรัมของสัญญาณรบกวนควอนไทซ์ใหม่ โดยทำให้กำลังงานสัญญาณรบกวนในแบนด์วิดท์ สัญญาณมีขนาดลดลง การแปลงสัญญาณแอนะล็อกเป็นดิจิทัลโดยอาศัยหลักการสุ่มเกินและ การมอดูเลชั่นแบบเดลต้าซิกม่า ระบบต้องประกอบด้วย ตัวมอดูเลเตอร์ซึ่งเป็นวงจรแอนะล็อกที่ทำ การแปลงสัญญาณแอนะล็อกให้มาเป็นข้อมูลดิจิทัลอัตราข้อมูลสูงที่มีจำนวนบิตต่ำ ข้อมูลดิจิทัล ดังกล่าวจะถูกป้อนเข้าสู่ตัวกรองดิจิทัลเพื่อทำการกรองเอาสัญญาณในแบนด์วิดท์ที่ต้องการออก มา ตัวกรองดิจิทัลโดยปกติจะมีสองส่วน คือ ตัวกรองเดซิเมชั่นทำหน้าที่กำจัดสัญญาณรบกวน ควอนไทซ์ที่ถูกจัดสัณฐานไว้ออกและลดอัตราข้อมูลลง และตัวกรองเอฟไออาร์ทำหน้าที่ชดเซยการ ลดทอนในแบนด์วิดท์สัญญาณอันเนื่องมากจากตัวกรองเดซิเมชั่น

เทคนิคสำคัญที่ช่วยเพิ่มอัตราส่วนสัญญาณต่อสัญญาณรบกวนของตัวแปลง ได้แก่ การใช้มอดูเลเตอร์อันดับสูงซึ่งทำให้การลดทดทอนสัญญาณรบกวนควอนไทซ์มากขึ้น และ การเพิ่มจำนวนบิตของตัวควอนไทซ์ซึ่งทำให้ขนาดสัญญาณรบกวนควอนไทซ์ลดลง อันดับการทำ มอดูเลชั่นที่มากขึ้นทำให้กำลังงานสัญญาณรบกวนในแบนด์วิดท์สัญญาณลดลงมากขึ้นตามไป ด้วย การใช้มอดูเลเตอร์อันดับสูงสามารถสร้างได้ทั้งในรูปแบบโครงสร้างแบบวงรอบเดี่ยว และ โครงสร้างต่อเรียง อย่างไรก็ตาม ในการใช้มอดูเลเตอร์อันดับสูงจะต้องพิจารณาและจัดการกับ ปัญหาด้านเสถียรภาพสำหรับมอดูเลเตอร์โครงสร้างแบบวงรอบเดี่ยว และปัญหาเรื่องความไม่เข้า คู่ในโครงสร้างแบบต่อเรียง ส่วนการใช้ตัวควอนไทซ์หลายบิตจะต้องพิจารณาและจัดการกับ
ปัญหาด้านความไม่เป็นเชิงเส้นของตัวแปลงดิจิทัลเป็นแอนะล็อกป้อนกลับ ข้อพิจารณาในการ ออกแบบที่สำคัญ ได้แก่ เสถียรภาพ อัตราขยายวงรอบเปิดที่ไม่เป็นอนันต์ของออปแอมป์ ความผิด พลาดของอัตราขยายของตัวอินทิเกรต การเข้าที่ไม่สมบูรณ์ของตัวอินทิเกรต สัญญาณรบกวน อิเล็กทรอนิกส์ และความไม่เป็นเชิงเส้นของตัวแปลงดิจิทัลเป็นแอนะล็อกป้อนกลับ



# สถาบันวิทยบริการ จุฬาลงกรณ์มหาวิทยาลัย

# บทที่ 3

# สถาปัตยกรรมของตัวแปลงแอนะล็อกเป็นดิจิทัลชนิดเดลต้าซิกม่า

ในการออกแบบเพื่อให้ตัวแปลงแอนะล็อกเป็นดิจิทัลชนิดเดลต้าซิกม่ากินกำลัง งานต่ำ จำเป็นต้องพิจารณาถึงความไม่เป็นอุดมคติต่าง ๆ เพื่อหาโครงสร้างและพารามิเตอร์ต่าง ๆ ของระบบที่มีค่าเหมาะสม ขั้นตอนการออกแบบแบ่งออกได้เป็นสองขั้น คือ การออกแบบใน ระดับสถาปัตยกรรมของระบบและการออกแบบระดับวงจร ในบทนี้จะอธิบายการออกแบบ สถาปัตยกรรมซึ่งเป็นเกี่ยวข้องกับ การเลือกโครงสร้างของมอดูเลเตอร์ให้เหมาะสมตามข้อกำหนด เพื่อให้มีการกินกำลังงานต่ำและมีความเป็นไปได้ในการสังเคราะห์วงจรรวม การเลือกค่า สัมประสิทธิ์ระหว่างขั้นตอนและค่าอัตราขยายในตัวอินทิเกรตแต่ละตัวที่เหมาะสม การกำหนด ลักษณะโครงสร้างทาง วงจรของตัวมอดูเลเตอร์ การกำหนดข้อกำหนดขององค์ประกอบย่อยแต่ ละส่วนในระบบด้วยการจำลองเชิงพฤติกรรม รวมไปถึงการออปติไมซ์กำลังงานโดยการจัดสรร กำลังงานสัญญาณรบกวนในตัวอินทิเกรตแต่ละขั้นตอนอย่างเหมาะสม ข้อกำหนดจากทุกขั้นตอน ข้างต้นดังกล่าวจะถูกนำไปใช้ในการออกแบบในระดับวงจร ซึ่งจะกล่าวในบทที่ 4 ต่อไป

# 3.1 โครงสร้างมอดูเลเตอร์ชนิดเดลต้าชิกม่า

สำหรับมอดูเลเตอร์อุดมคติ อันดับที่ *L* ที่มีอัตราการสุ่มตัวอย่างเกิน *OSR* เท่า และใช้ตัวควอนไทซ์ชนิด *N* บิตในขั้นสุดท้ายของมอดูเลเตอร์ จะมีอัตราส่วนสัญญาณต่อสัญญาณ รบกวนควอนไทซ์สูงสุดเป็นดังสมการที่ 3.1

$$SNR_{peak} = \frac{3\pi}{2} \left( 2^{N} - 1 \right)^{2} \left( 2L + 1 \right) \left( \frac{OSR}{\pi} \right)^{2L+1}$$
(3.1)

สำหรับตัวแปลงแอนะล็อกเป็นดิจิทัลความเร็วสูงทั่วไปหรือความละเอียดสูงที่ อาศัยหลักการสุ่มตัวอย่างเกิน ความเร็วสูงสุดในการสวิตช์ของวงจรสวิตช์ตัวเก็บประจุในตัวแปลง จะถูกจำกัดโดยความสามารถของเทคโนโลยี เพื่อให้ได้อัตราข้อมูลขาออกสูง สำหรับตัวแปลงที่ อาศัยหลักการสุ่มตัวอย่างเกินและการมอดูเลชั่นแบบเดลต้าซิกม่าแล้ว มอดูเลเตอร์ต้องทำงานที่ ความถี่สัญญาณนาฬิกาค่าสูง และอัตราการสุ่มตัวอย่างเกินต้องมีค่าต่ำ ตามสมการที่ 3.1 จะเห็น ได้ว่าเมื่อ อัตราการสุ่มตัวอย่างเกินมีค่าต่ำจะทำให้ ความละเอียดของข้อมูลซึ่งวัดอยู่ในรูปอัตรา ส่วนสัญญาณต่อสัญญาณรบกวน มีค่าต่ำลงตามไปด้วย ดังนั้น การเพิ่มอันดับของมอดูเลเตอร์ *L* รวมทั้งจำนวนบิตของตัวควอนไทซ์ *N* จึงเป็นทางเลือกในการเพิ่มความละเอียดของข้อมูลที่แปลง ได้

ในการใช้มอดูเลเตอร์อันดับสูงเพื่อเพิ่มความละเอียดในการแปลงสัญญาณ สามารถทำได้โดยทั้ง การใช้โครงสร้างวงรอบเดี่ยว และโครงสร้างต่อเรียง สำหรับมอดูเลเตอร์โครง สร้างวงรอบเดี่ยวที่มีอันดับมากกว่าสอง เสถียรภาพของมอดูเลเตอร์จะมีลักษณะเป็นเสถียรภาพ ้อย่างมีเงื่อนไข คือ มอดูเลเตอร์จะทำงานอย่างมีเสถียรภาพเมื่อ ขนาดสัญญาณขาเข้า และค่าเริ่ม ต้นของต่าง ๆ ของมอดูเลเตอร์อยู่ในพิสัยที่กำหนด ดังนั้นจึงจำเป็นต้องตรวจสอบเสถียรภาพของ ระบบอย่างละเอียด [9] ไม่ให้มอดูเลเตอร์สามารถตกอยู่ในภาวะไม่มีเสถียรภาพได้ เพราะเมื่อ มอดูเลเตอร์ตกอยู่ในสภาวะไม่มีเสถียรภาพ มอดูเลเตอร์จะไม่สามารถแปลงสัญญาณใด ๆ ออก มาได้ งานวิจัยบางงาน [4][14][15] ได้แสดงให้เห็นว่า สามารถใช้มอดูเลเตอร์โครงสร้างวงรอบ เดี่ยวร่วมกับตัวควอนไทซ์หลายบิตและการเลือกสัมประสิทธิ์อย่างเหมาะสม เพื่อปรับปรุงเสถียร ภาพของมอดูเลเตอร์ อย่างไวก็ตาม การสร้างมอดูเลเตอร์อันดับสูงยังสามารถสร้างได้จาก การนำ มอดูเลเตอร์ที่มีอันดับไม่เกินสองซึ่งไม่มีปัญหาเรื่องเสถียรภาพมาต่อเรียงกัน ดังได้กล่าวไปในหัว ข้อ 2.5.2.4 แต่โครงสร้างต่อเรียงนี้จะมีข้อเสียในเรื่องของความไวของสัมประสิทธิ์และอัตราขยาย ของตัวอินทิเกรตของมอดูเลเตอร์ในขั้นตอนต้นและความไวจะเพิ่มขึ้นตามอันดับของมอดูเลเตอร์ [2] และในบางครั้งต้องมีการลดทอนขนาดสัญญาณก่อนป้อนเข้าสู่ชั้นหลัง ๆ เพื่อป้องกัน มอดูเลเตอร์ชั้นหลังรับขนาดสัญญาณใหญ่เกินขนาดแรงดันอ้างอิงหรือเกิดการโอเวอร์โหลด ทำให้ ต้องแก้ผลการลดทอนดังกล่าวด้วยการขยายกลับในภาคดิจิทัลซึ่งจะทำให้สัญญาณรบกวน ควอนไทซ์จากตัวควอนไทซ์ในชั้นหลังถูกขยายตามผลการแก้ดังกล่าว ส่งผลให้อัตราส่วนสัญญาณ ต่อสัญญาณรบกวนควอนไทซ์ลดลงไปจากสมการที่ 3.1

สำหรับการใช้ตัวควอนไทซ์หลายบิตในขั้นตอนสุดท้ายสามารถช่วยเพิ่มอัตราส่วน สัญญาณต่อสัญญาณรบกวนได้ในอัตรา 6 dB ต่อ 1 บิตของตัวควอนไทซ์ที่เพิ่มขึ้น เพราะขนาด สัญญาณรบกวนควอนไทซ์มีขนาดเล็กลงตามขนาดของขั้นของตัวควอนไทซ์ แต่การใช้ตัว ควอนไทซ์หลายบิตในโครงสร้างวงรอบเดี่ยว จะมีผลกระทบต่ออัตราส่วนสัญญาณต่อสัญญาณ รบกวนเนื่องจากความไม่เป็นเชิงเส้นของตัวแปลงดิจิทัลเป็นแอนะล็อกหลายบิตที่ใช้ป้อนกลับใน มอดูเลเตอร์ ข้อกำหนดด้านความเที่ยงตรงของค่าในแต่ละขั้นของตัวแปลงดิจิทัลเป็นแอนะล็อก หลายบิตที่ใช้ในโครงสร้างวงรอบเดี่ยวจะต้องแม่นยำในระดับความสามารถในการวัดของ มอดูเลเตอร์ทั้งระบบ ดังนั้นจึงเป็นการยากในสร้างตัวแปลงดิจิทัลเป็นแอนะล็อกหลายบิตความ เที่ยงตรงสูงเพื่อใช้ในโครงสร้างวงรอบเดี่ยว ข้อกำหนดด้านความไม่เป็นเซิงเส้นนี้จะยากขึ้นเมื่อ อัตราการสุ่มตัวอย่างเกินมีค่าต่ำ ได้มีงานวิจัยบางงาน [14][16] ได้เสนอวิธีการปรับปรุงความไม่ เป็นเชิงเส้นของตัวแปลงดิจิทัลเป็นแอนะล็อกหลายบิตอันเป็นผลจากกระบวนการผลิตหลายวิธี การด้วยกัน วิธีการ [14] ใช้การปรับเทียบ (Calibrate) ตัวแปลงดิจิทัลเป็นแอนะล็อกในตอนเริ่ม ต้นหลังจากได้รับกำลังงานจากแหล่งจ่ายซึ่งสามารถปรับไปได้ความละเอียดถึง 14 บิต แต่วิธีการนี้ มีข้อเสียเมื่ออุณหภูมิของมอดูเลเตอร์เปลี่ยนไป ทำให้ความเป็นเชิงเส้นของตัวแปลงดิจิทัลเป็น แอนะล็อกเปลี่ยนไป งานวิจัย [16] ได้ใช้วิธีการเข้าคู่องค์ประกอบเชิงพลวัต (Dynamic element matching) ซึ่งตัวเก็บประจุที่ใช้ในการป้อนกลับแรงดันในตัวแปลงดิจิทัลเป็นแอนะล็อก จะถูกเลือก โดยขึ้นอยู่กับค่ารหัสดิจิทัลในปัจจุบันและค่ารหัสดิจิทัลในอดีต เพื่อที่จะแปลงความผิดพลาดเนื่อง จากความไม่เข้าคู่ของตัวเก็บประจุให้มีสภาพเป็นสัญญาณรบกวนของระบบซึ่งสามารถกรองทิ้งไป ได้ ทำให้ตัวแปลงดิจิทัลเป็นแอนะล็อกมีความเป็นเชิงเส้นดีขึ้นได้ แต่การนำเทคนิคดังกล่าวมาใช้ ทำให้ต้องใช้ตัวเก็บประจุจำนวนมากเพื่อเป็นตัวเผื่อเลือก ซึ่งทำให้ต้องเสียพื้นที่ผลึก (Die area) เป็นจำนวนมาก โดยเฉพาะอย่างยิ่งในมอดูเลเตอร์ที่มีตัวเก็บประจุค่าใหญ่ในตัวอินทิเกรตขั้นตอน แรก ซึ่งจะพบได้ในตัวแปลงชนิดเดลต้าชิกม่าที่มีพิสัยพลวัตสูงและมีอัตราสุ่มตัวอย่างเกินค่าต่ำ

อย่างไรก็ตามการใช้ตัวควอนไทซ์หลายบิตในมอดูเลเตอร์ชั้นสุดท้ายในโครงสร้าง แบบต่อเรียงทำให้ข้อกำหนดด้านความไม่เป็นเชิงเส้นของตัวแปลงดิจิทัลเป็นแอนะล็อกที่ใช้ป้อน กลับง่ายขึ้น เนื่องจากมอดูเลเตอร์ย่อยในชั้นสุดท้ายของระบบมีข้อกำหนดในด้านความแม่นยำใน การแปลงสัญญาณลดลงและสามารถทนต่อสัญญาณรบกวนที่มีขนาดใหญ่มากขึ้นได้ เพราะ สัญญาณขาเข้าของมอดูเลเตอร์ชั้นสุดท้ายและสัญญาณรบกวนที่ผสมเข้ากับสัญญาณขาเข้าของ มอดูเลเตอร์ชั้นสุดท้ายนี้จะถูกจัดสัณฐานไปด้วยอันดับที่มีค่าเท่ากับจำนวนตัวอินทิเกรตที่อยู่ก่อน หน้าจุดที่มีการผสมสัญญาณระหว่างสัญญาณจากตัวแปลงดิจิทัลเป็นแอนะล็อกป้อนกลับและ สัญญาณขาเข้าของมอดูเลเตอร์ ซึ่งสัญญาณจากจุดดังกล่าวจะส่งผลไปยังข้อมูลดิจิทัลขาออก น้อยมาก

เพื่อหลีกเลี่ยงปัญหาด้านเสถียรภาพที่อาจจะขึ้นในมอดูเลเตอร์อันดับสูง และ ข้อกำหนดที่ยากของตัวแปลงดิจิทัลเป็นแอนะล็อกป้อนกลับในโครงสร้างแบบวงรอบเดี่ยว จึงได้ เลือกโครงสร้างต่อเรียงในการออกแบบสำหรับวิทยานิพนธ์นี้ เพื่อให้ตัวแปลงผ่านข้อกำหนดที่ เสนอไว้คือ ได้ความละเอียดข้อมูล 16 บิต และสามารถแปลงสัญญาณได้ในแบนด์วิดท์อย่างต่ำที่ 250 kHz จึงกำหนดให้ข้อกำหนดในการออกแบบสูงกว่าที่เสนอไว้เป็นความละเอียดของข้อมูลที่ 16 บิต และสามารถแปลงสัญญาณได้ในแบนด์วิดท์ 500 kHz หรืออัตราไนควิสต์ที่ 1 MHz และ เพื่อให้บรรจุตามเป้าหมายการออกแบบในด้านความละเอียดจึงกำหนดให้มอดูเลเตอร์มีอัตราส่วน สัญญาณต่อสัญญาณรบกวนควอนไทซ์ในระดับ 17 บิต หรือ 104 เดซิเบล ซึ่งเป็นการเผื่อ 1 บิตไว้ สำหรับ สัญญาณรบกวนอิเล็กทรอนิกส์ และความไม่เป็นอุดมคติขององค์ประกอบต่าง ๆ โครงสร้างต่อเรียงที่สามารถรองรับข้อกำหนดของตัวแปลงดังกล่าวจำแนกตามอัตราการสุ่มตัว อย่างเกิน แสดงได้ดังตารางที่ 3.1

	4
อัตราการสุ่มตัวอย่างเกิน (OSR)	โครงสร้างที่เป็นไปได้
16X	2-2-2 - 5bit
24X	2-1-1 - 5bit, 2-2 - 5bit
32X	2-1-1 - 3bit, 2-2 - 3bit
48X	2-1-1 - 1bit, 2-2 - 1bit
64X	2-1 - 3bit

**ตารางที่** 3.1 มอดูเลเตอร์โครงสร้างต่อเรียงที่ให้อัตราส่วนสัญญาณต่อสัญญาณรบกวนควอนไทซ์ ในระดับ 104 เดซิเบล จำแนกตามอัตราการส่มเกิน

โครงสร้างในตารางที่ 3.1 สามารถให้อัตราส่วนสัญญาณต่อสัญญาณรบกวน ควอนไทซ์ในระดับเดียวกันแต่ค่าอัตราสุ่มเกินและอันดับของมอดูเลเตอร์ที่ต่างกันมีผลให้การกิน กำลังงานรวมไม่เท่ากันและข้อกำหนดด้านการเข้าคู่ต่างกันไป

จากงานวิจัย [2] เสนอว่าการกินกำลังงานของตัวอินทิเกรตตัวแรกซึ่งเป็น ตัวอินทิเกรตที่กินกำลังงานมากที่สุดในมอดูเลเตอร์ที่ได้รับการจัดสรรภาระสัญญาณรบกวนอย่าง เหมาะ จะแปรผันตามพารามิเตอร์ต่าง ๆ ของระบบดังสมการที่ 3.2

$$P \propto \left[ \frac{(DR)kTf_N}{V_{dd}} + V_{dd} \cdot C_P \cdot OSR \cdot f_N \right] \frac{1}{1 - OSR \cdot f_N \cdot t_{CLK}}$$
(3.2)  
โดยที่  $DR$  คือ พิสัยพลวัต (Dynamic Range) ของตัวแปลง

คือ ค่าคงที่โบลส์มาน (Boltzmann's Constant) k

คือ อุณหภูมิในหน่วย เคลวิน Т

*f*<sub>N</sub> คือ ความถี่ในควิสต์ของตัวแปลง

C<sub>P</sub> คือ ความจุไฟฟ้าปรสิตที่ขาเข้าของออปแอมป์ในตัวอินทิเกรต

้คือ เวลารวมของช่วงเวลาขาขึ้น ขาลง และช่วงเวลาไร้การเหลื่อมในหนึ่ง  $t_{CLK}$ คาบสัญญาณนาฬิกาของวงจรสวิตช์ตัวเก็บประจุ

้สำหรับตัวแปลงที่มีข้อกำหนด ด้านพิสัยพลวัต DR ความถี่ในควิสต์ของตัวแปลง  $f_{\scriptscriptstyle N}$  ที่เท่ากันแล้ว จากสมการที่ 3.2 เห็นได้ว่าเมื่ออัตราสุ่มตัวอย่างเกินมีค่าเพิ่มขึ้นจะทำการกิน ้กำลังงานของตัวอินทิเกรตตัวแรกมีค่าเพิ่มขึ้นด้วย ดังนั้นเพื่อให้มอดูเลเตอร์มีการกินกำลังต่ำ จึง ต้องเลือกใช้อัตราการสุ่มเกินที่มีค่าต่ำ โดยกำหนดให้เวลารวมของช่วงเวลาขาขึ้น ขาลง และช่วง เวลาไร้การเหลื่อม t<sub>CLK</sub> จะมีค่าคงที่ค่าหนึ่งโดยประมาณ ภายใต้เทคโนโลยีการผลิตวงจรรวม เดียวกัน ที่เป็นดังนี้เพราะว่า เวลาในหนึ่งคาบสัญญาณนาฬิกาส่วนหนึ่งต้องสูญเสียไปกับช่วง

เวลา t<sub>CLK</sub> ดังนั้นสัดส่วนระหว่างเวลาที่ตัวอินทิเกรตใช้ในการเข้าที่กับเวลาหนึ่งคาบสัญญาณ นาฬิกาจะลดลงอย่างรวดเร็วเมื่อความถี่สัญญาณนาฬิกามีค่าเพิ่มขึ้นตามอัตราการสุ่มเกินที่เพิ่ม ขึ้น ในขณะที่ตัวอินทิเกรตต้องเข้าที่ให้ได้ตามกำหนดภายในเวลาที่ลดลง ด้วยเหตุนี้การกินกำลัง งานของตัวอินทิเกรตจึงเพิ่มขึ้นอย่างรวดเร็วเมื่ออัตราการสุ่มเกินมีค่าเพิ่มขึ้น

ในการเลือกอัตราการสุ่มเกิน นอกจากข้อพิจารณาในด้านการกินกำลังงานแล้ว โครงสร้างที่เลือกต้องมีขอบเขตความแปรปรวนของค่าอัตราขยายในมอดูเลเตอร์อยู่ในขอบเขตที่ กระบวนการผลิตสามารถทำได้ โดยพิจารณามอดูเลเตอร์ระบบต่อเรียงตามรูปที่ 2.13ก อัตรา ขยายระหว่างชั้นจำเป็นต้องมีความแม่นยำสูง เพื่อให้การหักล้างของสัญญาณรบกวนควอนไทซ์ใน ชั้นก่อนหน้าเกิดขึ้นในภาคดิจิทัลได้หมด โดยปกติมอดูเลเตอร์ระบบต่อเรียงอันดับสูงนิยมใช้ มอดูเลเตอร์ย่อยชั้นแรกเป็นมอดูเลเตอร์อันดับสอง เนื่องจากมีความไวของอัตราขยายใน มอดูเลเตอร์น้อยกว่าระบบต่อเรียงที่ใช้มอดูเลเตอร์ย่อยชั้นแรกเป็นอันดับหนึ่ง เมื่อมีความไม่เข้าคู่ ของอัตราขยายในภาคแอนะล็อกและภาคดิจิทัลเกิดขึ้นจะทำให้ข้อมูลดิจิทัลขาออกที่แปลงได้มี องค์ประกอบของสัญญาณรบกวน ควอนไทซ์จากชั้นต่าง ๆ ซึ่งกำจัดไม่หมดปนอยู่ดังแสดงใน สมการที่ 3.3ก

$$Y = X \cdot z^{-\sum_{i}^{N} L_{i}} + \delta_{a1} E_{1} (1 - z^{-1})^{L_{1}} + \delta_{a2} E_{2} (1 - z^{-1})^{L_{1} + L_{2}} + \dots + E_{N} (1 - z^{-1})^{\sum_{i}^{N} L_{i}}$$
(3.3n)

โดยที่  $\delta_{ai}$  คือ ความผิดพลาดสัมพัทธ์ของอัตราขยายระหว่างชั้นที่ i กับ i+1

- E<sub>i</sub> คือ สัญญาณรบกวนควอนไทซ์จากมอดูเลเตอร์ย่อยชั้นที่ i
- L, คือ อันดับของมอดูเลเตอร์ย่อยที่ *i*

องค์ประกอบสัญญาณรบกวนที่กำจัดไม่หมดที่มีผลมากที่สุดคือสัญญาณ รบกวนควอนไทซ์จากมอดูเลเตอร์ชั้นแรก E<sub>1</sub> เนื่องจากถูกจัดอันดับไปด้วยอันดับที่สอง ในขณะที่ สัญญาณรบกวนจากชั้นหลังถูกจัดอันดับไปด้วยอันดับที่มากกว่า ซึ่งสามารถเขียนปริมาณ สัญญาณรบกวนที่เพิ่มขึ้น E<sub>add</sub> ในอาณาจักร Z ได้เป็น

$$E_{add} \approx \delta_a \left( 1 - z^{-1} \right)^2 . E_1 \tag{3.39}$$

โดย  $\delta_a$ คือ ความผิดพลาดสัมพัทธ์ของอัตราขยายระหว่างชั้นในภาคดิจิทัล *a* และภาคแอนะล็อก *a*\* ดังสมการที่ 3.3ค

$$a^* = a(1 + \delta_a) \tag{3.30}$$

ดังนั้นปริมาณกำลังงานสัญญาณรบกวนที่เพิ่มขึ้นในแบนด์วิดท์ของสัญญาณซึ่ง สามารถหาได้จากสมการที่ 2.8ก คือ

$$P_e = \delta_a^2 \frac{\Delta^2}{60} \frac{\pi^4}{OSR^5} \tag{3.3}$$

ดังนั้นอัตราส่วนสัญญาณต่อสัญญาณรบกวนควอนไทซ์ที่มีผลจากความไม่เข้าคู่ ของอัตราขยายระหว่างชั้นแสดงได้เป็น

$$SNR \approx \frac{\Delta^2 / 8}{\frac{\Delta^2 / 8}{SNRideal} + \delta_a^2 \frac{\Delta^2}{60} \frac{\pi^4}{OSR^5}}$$
(3.39)

**ตารางที่** 3.2 เปอร์เซ็นต์ความผิดพลาดของอัตราขยายระหว่างชั้นแรกทำให้อัตราส่วนสัญญาณ ต่อสัญญาณรบกวนลดลง 1 เดซิเบลเป็น 103 เดซิเบล จำแนกตามอัตราการสุ่มตัวอย่างเกิน

อัตราการสุ่มตัวอย่างเกิน (OSR)	<mark>เปอร์เซ็นต์ความผิดพลาดของอัตราขยาย</mark>
16X	0.09
24X	0.25
32X	0.52
48X	1.42
64X	2.92

จากสมการที่ 3.3ง โดยการกำหนด SNRideal ไว้ที่ 104 เดซิเบล ความผิดพลาด ของอัตราขยายระหว่างชั้นที่ทำให้อัตราส่วนสัญญาณต่อสัญญาณรบกวนลดลง 1 เดซิเบลเป็น 103 เดซิเบล ตามอัตราการสุ่มตัวอย่างเกิน แสดงในตารางที่ 3.2 จากตารางที่ 3.2 แสดงให้เห็นว่า ความแม่นยำของอัตราขยายระหว่างชั้นจะมากขึ้นเมื่ออัตราสุ่มตัวอย่างมีค่าลดลง ในขณะที่ความ เข้าคู่ขององค์ประกอบต่าง ๆ ในเทคโนโลยีวงจรรวมโดยทั่วไปอยู่ในระดับ 10 บิต หรือประมาณ 0.1% ดังนั้นอัตราการสุ่มตัวอย่างที่มีค่าเหมาะสมในแง่ความผิดพลาดของอัตราขยายจะมีค่าตั้ง แต่ 24 เท่าขึ้นไป

ในวิทยานิพนธ์นี้เลือกใช้อัตราการสุ่มเกินที่ 32 เท่า เนื่องมีกำลังงานที่ต่ำ ในขณะ ที่ความผิดพลาดของอัตราขยายอยู่ในขอบเขตที่สร้างได้โดยไม่ยากจนเกินไป ดังนั้นมอดูเลเตอร์ ต้องทำงานที่ความถี่ 32 MHz สำหรับอัตราไนควิสต์ 1 MHz โครงสร้างของมอดูเลเตอร์ต่อเรียงที่ เป็นไปได้ภายได้อัตราการสุ่มเกินค่าดังกล่าวคือ โครงสร้างต่อเรียง 2-1-1 ที่มีตัวควอนไทซ์ 3 บิตใน มอดูเลเตอร์ชั้นสุดท้าย หรือโครงสร้างต่อเรียง 2-2 ที่มีตัวควอนไทซ์ 3 บิตในมอดูเลเตอร์ชั้น สุด ท้าย

จากการศึกษาโครงสร้างทั้งสองโดยการจำลองเชิงพฤติกรรมพบว่า ข้อกำหนด ด้านความเป็นเชิงเส้นของตัวควอนไทซ์ 3 บิต ของโครงสร้าง 2-2 อยู่ในระดับ 12 บิต ในขณะที่ ข้อ กำหนดนี้ในโครงสร้าง 2-1-1 อยู่ในระดับ 9 บิต ดังนั้นโครงสร้าง 2-1-1 จึงมีความเหมาะสมมาก กว่าในการสร้าง ในวิทยานิพนธ์นี้จึงเลือกมอดูเลเตอร์โครงสร้างต่อเรียง 2-1-1 ที่มีตัวควอนไทซ์ 3 บิตในชั้นสุดท้ายในการออกแบบ

ในรูปที่ 3.1 แสดงโครงสร้างของมอดูเลเตอร์ที่ใช้ในวิทยานิพนธ์ มอดูเลเตอร์ชั้น แรกวัดสัญญาณขาเข้าและส่งออกในรูปข้อมูลดิจิตอล Y1 ในขณะเดียวกัน มอดูเลเตอร์ชั้นที่สอง และชั้นที่สามวัดสัญญาณรบกวนควอนไทซ์จากชั้นก่อนหน้า อย่างไรก็ตามสัญญาณที่ป้อนเข้า มอดูเลเตอร์ในชั้นที่สองและสามไม่จำเป็นต้องเป็นสัญญาณรบกวนควอนไทซ์จากชั้นก่อนหน้าเท่า นั้นแต่อาจเป็นผลรวมระหว่างสัญญาณรบกวนควอนไทซ์ของขั้นตอนก่อนหน้ากับข้อมูลดิจิทัลขา ออกของมอดูเลเตอร์ชั้นก่อนหน้าคูณด้วยอัตราขยาย a1 และ b1 สำหรับชั้นที่สอง หรือ a2 และ b2 สำหรับชั้นที่สาม เพื่อป้องกันมอดูเลเตอร์ชั้นหลังเกิดการโอเวอร์โหลดและเพื่อให้ขนาดของพิสัย สัญญาณขาเข้าของตัวแปลงมีค่ามากสุดเมื่อเลือกค่า a1, b1, a2 และ b2 อย่างเหมาะสม [17]-[19] สัญญาณขาออกของมอดูเลเตอร์ชั้นต่ละชั้นแสดงได้ดังสมการที่ 3.4 โดย E<sub>1</sub> E<sub>2</sub> และ E<sub>3</sub> คือ สัญญาณรบกวนควอนไทซ์ในมอดูเลเตอร์ชั้นที่หนึ่ง สอง และ สามตามลำดับ



**รูปที่ 3.1** มอดูเลเตอร์โครงสร้างต่อเรียง 2-1-1 ที่ใช้ในวิทยานิพนธ์

$$Y_1(z) = X \cdot z^{-2} + E_1 \cdot (1 - z^{-1})^2$$
(3.4)

$$Y_{2}(z) = \left[b_{1}.Y_{1} - \frac{a_{1}.Gb_{1}}{2}(Y_{1} - E_{1})\right] z^{-1} + E_{2}.(1 - z^{-1})$$
(3.49)

$$Y_3(z) = [b_2 \cdot Y_2 - a_2 \cdot Ga_2(Y_2 - E_2)]z^{-1} + E_3 \cdot (1 - z^{-1})$$
(3.49)

รูปที่ 3.2 แสดงวงจรตรรกะหักล้างสัญญาณรบกวน ข้อมูลดิจิทัลจากมอดูเลเตอร์ แต่ละชั้นถูกป้อนเข้าสู่วงจรตรรกะหักล้างสัญญาณรบกวน สัญญาณรบกวนควอนไทซ์จาก มอดูเตอร์ชั้นต้นจะถูกกำจัดออก สัญญาณขาออกประกอบไปด้วยสัญญาณขาเข้าและสัญญาณ รบกวนควอนไทซ์จากชั้นสุดท้ายที่ถูกจัดสัณฐานอันดับสี่ ซึ่งสามารถเขียนสัญญาณขาออกได้เป็น

$$Y(z) = X \cdot z^{-4} + \left(\frac{2}{a_1 \cdot Gb_1 \cdot a_2 \cdot Ga_2}\right) E_3 \cdot (1 - z^{-1})^4$$
(3.43)



**รูปที่ 3.2** วงจรตรรกะหักล้างสัญญาณรบกวน

จากการจำลองพฤติกรรม ค่าสัมประสิทธิ์ (*a1 ,b1, a2, b2*) และอัตราขยายของตัว อินทิเกรต (*Ga1, Gb1, Ga2, Ga3*) ที่เหมาะสม ที่ทำให้ช่วงแกว่งสัญญาณขาออกของตัวอินทิเกรต มีค่าน้อยที่สุด และ ค่าความผิดพลาดสัมพัทธ์ของสัมประสิทธิ์และอัตราขยายที่ทำให้อัตราส่วน สัญญาณต่อสัญญาณรบกวนและความเพี้ยน (Signal-to-Noise-plus-Distortion Ratio : SNDR) ลดลงมาในระดับ 103 dB แสดงไว้ในตารางที่ 3.3

อัตราขยายและสัมประสิทธิ์	ค่า	ความผิดพลาดสัมพัทธ์ (%)		
<i>a</i> 1	0.5	0.3		
<i>b</i> 1	0	-		
<i>a</i> 2	1	0.6		
<b>b</b> 2	0.5	5		
Gaı	0.5	0.25		
Gb1	0.5	0.25		
Ga2	1	0.6		
Ga3	0.5	15		

**ตารางที่ 3.3** ค่าสัมประสิทธิ์และอัตราขยายที่เหมาะสมที่ใช้ในมอดูเลเตอร์ และความผิดพลาด ของค่าสัมประสิทธิ์และอัตราขยายซึ่งลดทอนค่า SNDR ลงเป็น 103 dB

รูปที่ 3.3 และ 3.4 แสดงอัตราส่วนสัญญาณต่อสัญญาณรบกวนควอนไทซ์เทียบ กับขนาดสัญญาณขาเข้านอร์แมลไลซ์จากการจำลองเชิงพฤติกรรม โดยมอดูเลเตอร์ใช้ค่า สัมประสิทธิ์ตามตารางที่ 3.3 ค่าอัตราส่วนสัญญาณต่อสัญญาณรบกวนควอนไทซ์ (SNR) สูงสุด คือ 106 dB เกิดขึ้นที่ขนาดสัญญาณขาเข้า –2 dB ในขณะที่ช่วงแกว่งของสัญญาณขาออกของ ตัวอินทิเกรตสูงสุดคือ 1.625 เท่าของแรงดันสัญญาณอ้างอิง(Δ) ซึ่งเกิดขึ้นที่ตัวอินทิเกรตตัวที่สอง ส่วนช่วงแกว่งของสัญญาณขาออกของตัวอินทิเกรตตัวอื่น ๆ แสดงในตารางที่ 3.4

ตัวอินทิเกรตที่	ช่วงแกว่งของสัญญาณขาออกของตัวอินทิเกรต (เท่าของแรงดันสัญญาณอ้างอิง(Δ))
1	1.4
9 2	1.625
3	1.5
4	0.5

ตารางที่ 3.4 ช่วงแกว่งของสัญญาณขาออกสูงสุดของตัวอินทิเกรตแต่ละตัว



**รูปที่ 3.3** ค่า SNR และ SNDR เทียบกับขนาดสัญญาณขาเข้านอร์แมลไลซ์ จากการจำลองเชิงพฤติกรรม



**รูปที่ 3.4** ค่า SNR และ SNDR เทียบกับขนาดสัญญาณขาเข้านอร์แมลไลซ์ จากการจำลองเชิงพฤติกรรมในช่วงสัญญาณขนาดใหญ่

#### 3.2 โครงสร้างวงจรของมอดูเลเตอร์

ในการออกแบบโครงสร้างวงจรของมอดูเลเตอร์ มีข้อพิจารณาในหลายแง่ซึ่ง สามารถลดการกินกำลังงานลงได้ อันได้แก่ การใช้วงจรแบบผลต่าง (Fully differential circuit) การเลือกรูปแบบการป้อนกลับในตัวอินทิเกรต การเลือกระดับแรงดันอ้างอิงของตัวแปลง

### 3.2.1 การใช้วงจรแบบผลต่าง

การออกแบบวงจรแอนะล็อกในวงจรรวมนิยมใช้วงจรแบบผลต่าง ซึ่งทำให้ช่วง แกว่งของสัญญาณเพิ่มขึ้น สามารถเพิ่มอัตราส่วนสัญญาณต่อสัญญาณรบกวนได้ 3 dB เทียบกับ กรณีวงจรสัญญาณออกด้านเดียว (Single-ended circuit) นอกจากนี้ การใช้วงจรแบบผลต่างยัง ช่วยปรับปรุงคุณสมบัติของวงจรในหลายประการให้มีความเหมาะสมในการสร้างเป็นวงจรรวม เช่น ลดผลการฉีดประจุจากสวิตช์ (Charge injection) การป้อนผ่านของสัญญาณนาฬิกา (Clock feedthrough) ลดความเพี้ยนฮาร์โมนิคคู่ (Even harmonic distortion) ปรับปรุงอัตราขจัดแหล่ง จ่าย (Power-supply rejection ratio) และอัตราขจัดสัญญาณรบกวนในโหมดร่วม [3][8]

## 3.2.2 การเลือกรูปแบบการป้อนกลับในตัวอินทิเกรต

ในตัวมอดูเลเตอร์ชนิดเดลต้าซิกม่า ตัวอินทิเกรตต้องรับทั้งสัญญาณแอนะล็อก จากขาเข้าหรือขั้นตอนก่อนหน้า และจากสัญญาณป้อนกลับจากตัวแปลงดิจิทัลเป็นแอนะล็อก ย่อย ตัวอินทิเกรตสามารถถูกออกแบบให้ใช้ตัวเก็บประจุสุ่มตัวอย่างเพียงชุดเดียวทั้งในการสุ่มตัว อย่างและการป้อนกลับสัญญาณป้อนกลับ ดังแสดงในรูปที่ 3.5 หรือใช้ตัวเก็บประจุหลายชุดแยก กันสำหรับการสุ่มตัวอย่างและการป้อนกลับสัญญาณดังแสดงในรูปที่ 3.6

จากรูปที่ 3.5 การป้อนกลับจากตัวควอนไทซ์เกิดขึ้นในคาบเวลาอินทิเกรต โดย ตัวเก็บประจุสุ่มตัวอย่าง  $C_{in}$  ถูกนำมาต่อกับแรงดันอ้างอิงเพื่อให้ประจุที่ถ่ายเทไปยังตัวเก็บประจุ เก็บค่าอินทิเกรต  $C_f$  เป็นผลลบระหว่างค่าที่สุ่มได้และค่าสัญญาณอ้างอิง ส่วนในรูปที่ 3.6 การ ป้อนกลับเกิดขึ้นในคาบเวลาอินทิเกรตเช่นกัน แต่ในกรณีนี้ ค่าป้อนกลับต้องถูกสุ่มเข้ามาก่อนใน คาบเวลาสุ่มตัวอย่างโดยตัวเก็บประจุอีกชุดหนึ่ง  $C_{bi}$  เพื่อนำประจุจากทั้งตัวเก็บประจุทั้งสองชุด มารวมกันเป็นผลลบของค่าที่สุ่มได้และค่าแรงดันอ้างอิง ก่อนที่จะถ่ายเทประจุผลลบดังกล่าวให้แก่ ตัวเก็บประจุเก็บค่าอินทิเกรต  $C_f$  ถึงแม้ว่า ทั้งสองรูปแบบการป้อนกลับให้ผลในเชิงหน้าที่เหมือน กัน แต่ข้อกำหนดในการออกแบบออปแอมป์จะต่างกัน ในกรณีที่ตัวเก็บประจุสุ่มตัวอย่างมีค่าเท่า กัน ตัวอินทิเกรตตามรูปที่ 3.5 มีโหลดที่น้อยกว่า มีตัวประกอบป้อนกลับ (Feedback factor) ที่ มากกว่า และมีสัญญาณรบกวนที่น้อยกว่าตัวอินทิเกรตตามรูปที่ 3.6



ร**ูปที่ 3.5** ตัวอินทิเกรตที่ใช้ตัวเก็บประจุชุดเดียวในการสุ่มตัวอย่างและป้อนกลับ (ก) ตัวอินทิเกรตในคาบเวลาสุ่มตัวอย่าง (ข) ตัวอินทิเกรตในคาบเวลาอินทิเกรต





ตัวอินทิเกรตมีโหลดที่น้อยกว่ากว่าจะทำให้ออปแอมป์ที่ใช้กินกำลังงานน้อยกว่า การที่โครงสร้างมีตัวประกอบป้อนกลับที่มากกว่าทำให้สามารถใช้ออปแอมป์ที่มีความถี่อัตราขยาย เป็นหนึ่ง *@* ที่ต่ำกว่า ภายใต้ข้อกำหนดทางด้านแบนด์วิดท์ของตัวอินทิเกรตเดียวกัน ซึ่งจะทำให้ ออปแอมป์ที่ใช้กินกำลังงานน้อยกว่าเช่นกัน ตัวอินทิเกรตตามรูปที่ 3.5 มีสัญญาณรบกวนที่น้อย กว่าเนื่องจากมีตัวเก็บประจุสุ่มตัวอย่างขาเข้าเพียงชุดเดียว ข้อดีดังกล่าวล้วนแต่เป็นผลดีในการ ออกแบบออปแอมป์ให้ทำงานที่ความเร็วสูงด้วยการกินกำลังงานที่ต่ำกว่า ดังนั้นโครงสร้างของตัว อินทิเกรตดังรูปที่ 3.5 นิยมใช้ในงานวิจัยหลายงานด้วยกัน [2][3][5][6][10] แต่ตัวอินทิเกรตดังรูปที่ 3.5 นี้ทำให้ข้อกำหนดการออกแบบแหล่งแรงดันอ้างอิง Ref+, Ref- ยากกว่าในรูปที่ 3.6 ประการแรก แหล่งจ่ายแรงดันอ้างอิงของตัวอินทิเกรตที่ใช้ตัวเก็บ ประจุขาเข้าซุดเดียว จะต้องมีอิมพีแดนซ์ขาออกของแหล่งจ่ายที่น้อยกว่ากว่าแหล่งจ่ายของตัวอินทิ เกรตที่ใช้ตัวเก็บประจุขาเข้าหลายซุดมาก เพราะตามรูปที่ 3.5 แหล่งจ่ายแรงดันอ้างอิงต้องทำงาน ในคาบเวลาอินทิเกรต ในขณะที่ ตามรูปที่ 3.6 แหล่งจ่ายแรงดันอ้างอิงทำงานในคาบเวลาสุ่มตัว อย่าง อิมพีแดนซ์ขาออกของแหล่งจ่ายจะต้องมีค่าน้อยลงถ้าตัวเก็บประจุที่ใช้มีค่าใหญ่ขึ้นและ ความถี่ในการสวิตซ์สูงขึ้น ประการที่สอง แรงดันอ้างอิงในตัวอินทิเกรตที่ใช้ตัวเก็บประจุขาเข้าตัว เดียวถูกรบกวนจากสัญญาณขาเข้าได้ง่ายกว่าตัวอินทิเกรตที่ใช้ตัวเก็บประจุขาเข้าหลายซุด เพราะ การใช้ตัวเก็บประจุชุดเดียวกันในการสุ่มตัวอย่างและป้อนกลับ ทำให้เสมือนมีตัวต้านทานเกิดขึ้น เชื่อมอยู่ระหว่างสัญญาณขาเข้าและแรงดันอ้างอิง ตามหลักการสมมูลระหว่างความต้านทาน และตัวเก็บประจุที่มีการสวิตซ์ ซึ่งแสดงได้ดังรูปที่ 3.7





- (ก) ตัวเก็บประจุสุ่มตัวอย่างในตัวอินทิเกรตที่ใช้ตัวเก็บประจุขาเข้าตัวเดียว
- (ข) แหล่งจ่ายแรงดันอ้างอิงและโหลด
- (ค) แหล่งจ่ายแรงดันอ้างอิงและโหลดที่แปลงแล้ว
- (ง) แหล่งจ่ายแรงดันอ้างอิงกับความต้านทานสมมูลของโหลดที่แปลงแล้ว

จากรูปที่ 3.7ก ตัวเก็บประจุขาเข้า C<sub>in+</sub> ถูกสวิตช์ให้ต่อกับแหล่งแรงดันอ้างอิง Ref+ และ Ref- ตัวใดตัวหนึ่งขึ้นกับค่าป้อนกลับจากตัวควอนไทซ์ ดังนั้นในมุมมองของแหล่งแรง ดันอ้างอิงสามารถเขียนวงจรได้ดังรูปที่ 3.7ข (แสดงเฉพาะ Ref+) แหล่งแรงดันอ้างอิง Ref+ ถูก เลือกสวิตช์ให้ต่อกับตัวเก็บประจุขาเข้า C<sub>in+</sub> หรือ C<sub>in-</sub> ตัวใดตัวหนึ่งขึ้นกับค่าป้อนกลับจากตัวควอน ไทซ์ ดังนั้นในทุกคาบสัญญาณนาฬิกา แหล่งแรงดันอ้างอิงต้องจ่ายโหลดตัวเก็บประจุขนาด C<sub>in</sub> หนึ่งครั้งเสมอ ดังนั้น ในมุมมองของแหล่งแรงดันอ้างอิง สามารถแปลงโหลดได้ดังรูปที่ 3.7ค จะ เห็นได้ว่าแรงดันอ้างอิงเสมือนจ่ายโหลดตัวเก็บประจุที่มาจากการสุ่มค่าจากขาเข้า *in*+ หรือ *in*- ขึ้น กับค่าป้อนกลับจากตัวควอนไทซ์ ดังนั้นสัญญาณบนตัวเก็บประจุจึงเป็นผลการมอดูเลตระหว่าง สัญญาณขาเข้ากับสัญญาณป้อนกลับจากตัวควอนไทซ์ซึ่งมีองค์ประกอบของสัญญาณขาเข้าและ สัญญาณรบกวนควอนไทซ์อยู่ ในที่นี้เรียกสัญญาณดังกล่าวว่า  $V_N$  ซึ่งเป็นสัญญาณที่ไปรบกวน แรงดันอ้างอิง เพราะแรงดันอ้างอิงไม่ใช่แหล่งแรงดันอุดมคติจึงมีความต้านทานภายในที่ไม่เป็น ศูนย์อยู่ ขนาดของการรบกวนบนปม Ref+ คือ  $\left(\frac{R_{out}}{R_{eq}+R_{out}}\right)V_N$  ซึ่งขึ้นอยู่กับสัดส่วนของ อิมพีแดนซ์ขาออกของแหล่งจ่ายและความต้านทานสมมูล ซึ่งมีมากขึ้นเมื่อตัวเก็บประจุที่ใช้มี

ขนาดใหญ่ขึ้นและความถี่ในการสวิตช์มีค่าสูงขึ้นหรืออิมพีแดนซ์ขาออกของแหล่งจ่ายมีค่าใหญ่ขึ้น ขนาดใหญ่ขึ้นและความถี่ในการสวิตช์มีค่าสูงขึ้นหรืออิมพีแดนซ์ขาออกของแหล่งจ่ายมีค่าใหญ่ขึ้น ในการออกแบบตัวแปลงแอนะล็อกเป็นดิจิทัลต้องควบคุมให้การรบกวนต่อแรงดันอ้างอิงมีค่าน้อย กว่าขนาดสัญญาณเล็กสุดที่ตัวแปลงวัดได้ ตัวอย่างผลการรบกวนดังกล่าวแสดงได้ดังรูปที่ 3.9 แรงดันอ้างอิงที่ใช้ป้อนกลับที่ผิดเพี้ยนไปทำให้อัตราส่วนสัญญาณต่อสัญญาณรบกวนของข้อมูลที่ แปลงได้ต่ำกว่าที่ออกแบบไว้ แม้ว่าตัวมอดูเลเตอร์จะมีความสามารถในการแปลงที่อัตราส่วน สัญญาณต่อสัญญาณรบกวนมากกว่าก็ตาม

สำหรับตัวอินทิเกรตที่ใช้ตัวเก็บประจุอีกชุดมาสุ่มแรงดันอ้างอิงเพื่อการป้อนกลับ ดังเช่นในรูปที่ 3.6 จะไม่เกิดปัญหาการรบกวนจากสัญญาณขาเข้าไปยังแรงดันอ้างอิงดังที่กล่าว ไว้ข้างต้น ซึ่งสามารถแสดงได้ดังรูปที่ 3.8



ร**ูปที่ 3.8** วงจรสมมูลของแหล่งจ่ายแรงดันอ้างอิงและโหลด ในตัวอินทิเกรตที่ใช้ตัวเก็บประจุหลายชุดในการสุ่มตัวอย่างและป้อนกลับ (ก) แหล่งจ่ายสัญญาณอ้างอิงและโหลด

(ข) แหล่งจ่ายสัญญาณอ้างอิงกับความต้านทานสมมูลของโหลดที่แปลงแล้ว

ในมุมมองของแหล่งแรงดันอ้างอิง แหล่งแรงดันต้องจ่ายโหลดตัวเก็บประจุที่มี การสวิตซ์ดังรูปที่ 3.8ก ตัวเก็บประจุที่มีการสวิตซ์สามารถแสดงสมบัติเป็นความต้านทานสมมูล ดังรูปที่ 3.8ข ได้ เห็นได้ว่าจะไม่มีการรบกวนเนื่องมาจากสัญญาณขาเข้าเหมือนในกรณีตัวอินทิ เกรตที่มีตัวเก็บประจุขาเข้าเพียงชุดเดียว แรงดันอ้างอิงในกรณีที่ตัวอินทิเกรตที่ใช้ตัวเก็บประจุอีก ชุดหนึ่งมาสุ่มแรงดันอ้างอิงเพื่อป้อนกลับแสดงได้ดังรูปที่ 3.10 ดังนั้นในการออกแบบต้องคำนึงถึง ผลการรบกวนดังกล่าวด้วยว่ามีขนาดใหญ่กว่า ขนาดสัญญาณเล็กสุดที่ตัวแปลงวัดได้หรือไม่



ร**ูปที่ 3.9** ความผิดพลาดของสัญญาณอ้างอิงเมื่อถูกรบกวนจากสัญญาณขาเข้าใน ตัวอินทิเกรตที่ใช้ตัวเก็บประจุขาเข้าชุดเดียว



**รูปที่ 3.10** ความผิดพลาดของสัญญาณอ้างอิงในตัวอินทิเกรตที่ใช้ตัวเก็บประจุขาเข้าหลายชุด

3.2.3 การเลือกระดับแรงดันอ้างอิง

แรงดันอ้างอิงเป็นตัวกำหนดขนาดสัญญาณใหญ่สุดที่ตัวแปลงสามารถแปลงได้ ระดับของแรงดันอ้างอิงเป็นปัจจัยหนึ่งที่มีผลต่อการกินกำลังงานของตัวแปลง เนื่องจากช่วงแกว่ง ขาออกของออปแอมป์แปรผันโดยตรงกับระดับของแรงดันอ้างอิง ถ้าระดับของแรงดันอ้างอิงมีค่า ใหญ่เกินไป ออปแอมป์ที่ใช้ต้องมีช่วงแกว่งที่กว้าง ทรานซิสเตอร์ที่ใช้ในขั้นตอนขาออกของ ออปแอมป์ต้องมีแรงดันอิ่มตัวต่ำและมีขนาดใหญ่ ทำให้ที่ขาออกของออปแอมป์มีความจุไฟฟ้า ปรสิตอันเนื่องจากทรานซิสเตอร์ขาออกมาก ความจุไฟฟ้าดังกล่าวจะเป็นภาระแก่ออปแอมป์ทำ ให้ ออปแอมป์กินกำลังงานมากขึ้น ในทางกลับกัน ถ้าระดับของแรงดันอ้างอิงมีค่าเล็กเกินไป เพื่อยังคงให้ตัวแปลงมีพิสัยพลวัตเท่าเดิม ขนาดสัญญาณรบกวนต้องมีขนาดเล็กลงตามไปด้วย ดังนั้นตัวเก็บประจุที่ใช้สุ่มตัวอย่างต้องมีขนาดใหญ่ขึ้นเพื่อลดสัญญาณรบกวน ออปแอมป์ต้องกิน กำลังงานมากขึ้นทั้งเพื่อสามารถขับตัวเก็บประจุขนาดใหญ่ได้และมีสัญญาณรบกวนจาก ออปแอมป์ที่เล็กลง ดังนั้นต้องเลือกระดับของระดับแรงดันอ้างอิงให้เหมาะสม

ในวิทยานิพนธ์นี้เลือกระดับแรงดันอ้างอิงเป็น ± 0.8 โวลต์ ดังนั้นกำลังงาน 0 dB จึงคิดเป็น 1.28 วัตต์ หรือขนาดสัญญาณ 0 dB คือสัญญาณไซน์ที่มีค่ายอดขนาด 1.6 โวลต์ จาก การจำลองเชิงพฤติกรรมในหัวข้อ 3.1 ช่วงแกว่งขาออกของตัวอินทิเกรตต้องมีขนาดใหญ่กว่าระดับ แรงดันอ้างอิงอยู่ 1.625 เท่า ดังนั้นช่วงแกว่งขาออกของออปแอมป์จึงมีขนาดเป็น 2.6 โวลต์ และ ทรานซิสเตอร์ขาออกของออปแอมป์มีแรงดันอิ่มตัวเป็น 0.35 โวลต์ เมื่อแรงดันแหล่งจ่ายเป็น 3.3 โวลต์ ระดับแรงดันอ้างอิงเทียบกับช่วงแกว่งสัญญาณขาออกของออปแอมป์แสดงในรูปที่ 3.11



**รูปที่** 3.11 ขนาดแรงดันอ้างอิ่งเทียบกับช่วงการแกว่งสัญญาณขาออกของออปแอมป์

3.2.4 โครงสร้างวงจรของมอดูเลเตอร์

มอดูเลเตอร์ที่ใช้ในวิทยานิพนธ์แสดงดังรูปที่ 3.13ก และ 3.13ข ตัวอินทิเกรต สวิตช์ตัวเก็บประจุทุกตัวทำงานโดยการควบคุมจากสัญญาณนาฬิกาไร้การเหลื่อม (Nonoverlapping clock) 32 MHz ดังรูปที่ 3.12 ในคาบเวลา *ø*1,*ø*1*d* ตัวอินทิเกรตทำการสุ่มตัว อย่าง และในคาบเวลา *ø*2,*ø*2*d* ตัวอินทิเกรตทำการอินทิเกรตค่าที่สุ่มได้ โดย *ø*1*d* และ*ø*2*d* เป็นสัญญาณนาฬิกาที่มีการประวิงทางด้านขอบขาลงจาก *ø*1 และ*ø*2 ตัวควอนไทซ์กำหนดให้



**รูปที่ 3.12** ไดอะแกรมเวลาของสัญญาณนาฬิกาไร้การเหลื่อม

ทำงานเมื่อสิ้นสุดคาบเวลาการอินทิเกรต ดังนั้นจึงใช้ขอบขาขึ้นของสัญญาณนาฬิกา  $\overline{\phi 2}$  ทริกเพื่อ เริ่มต้นการทำงานของตัวเปรียบเทียบในตัวควอนไทซ์

รูปที่ 3.13ก แสดงโครงสร้างทางวงจรของมอดูเลเตอร์ชั้นที่หนึ่งและสอง ซึ่ง ประกอบด้วย ตัวอินทิเกรตขั้นตอนที่หนึ่ง สอง และสาม ตัวควอนไทซ์หนึ่งบิต และวงจรเกตทำ หน้าที่สร้างสัญญาณควบคุมการปิดและเปิดสวิตซ์เพื่อป้อนกลับแรงดันอ้างอิงให้แก่ตัวอินทิเกรต จากการผลการเปรียบเทียบจากตัวควอนไทซ์และสัญญาณนาฬิกา ตัวอินทิเกรตขั้นตอนแรกใช้ สัญญาณควบคุมการป้อนกลับซุด N1a, P2a, P3a และ N4a จากวงจรเกตซุดที่หนึ่ง ตัวอินทิเกรต ขั้นตอนที่สองใช้สัญญาณควบคุมการป้อนกลับซุด N1, P2, P3 และ N4 จากวงจรเกตซุดที่สอง ตัวอินทิเกรตขั้นตอนที่สามใช้สัญญาณควบคุมการป้อนกลับซุด N5, P6, P7 และ N8 จากวงจร เกตซุดที่สี่ ส่วนวงจรเกตซุดที่สามซึ่งสร้างสัญญาณควบคุมการป้อนกลับ N9, P10, P11 และ N12 จะถูกนำไปใช้ควบคุมการป้อนกลับแรงดันอ้างอิงในตัวอินทิเกรตขั้นตอนที่สี่

รูปที่ 3.13ข แสดงโครงสร้างทางวงจรของมอดูเลเตอร์ชั้นที่สาม ซึ่งประกอบด้วย ตัวอินทิเกรตขั้นตอนที่สี่ วงจรควอนไทซ์สามบิตซึ่งสร้างมาจากวงจรแปลงสัญญาณแอนะล็อกเป็น รหัสอุณหภูมิ (Analog-to-Thermometer code converter) และรหัสอุณหภูมิเป็นรหัสเลขฐานสอง ในการป้อนกลับจากตัวควอนไทซ์สามบิต ทำโดยการใช้ตัวเก็บประจุขนาดเล็กจำนวน 7 ตัวทำการ ส่งประจุเข้ามาขณะที่ตัวอินทิเกรตทำการอินทิเกรต ตัวเก็บประจุจำนวน 7 ตัวในแต่ละข้าง สัญญาณแบบแบบผลต่างสามารถสร้างสัญญาณได้ 8 ระดับ ตัวเก็บประจุขนาดเล็กดังกล่าวแต่ ละตัวจะถูกประจุไว้ที่แรงดันอ้างอิง *Ref*+ หรือ *Ref*+ ค่าใดค่าหนึ่งในคาบเวลาก่อนการอินทิเกรต จากการควบคุมโดยวงจรเกตซึ่งนำผลมาจากรหัสอุณหภูมิที่ได้จากการตัวควอนไทซ์

ตามรูปที่ 3.13ก และ 3.13ข ตัวอินทิเกรตตัวแรกมีตัวเก็บประจุสุ่มตัวอย่างขาเข้า สองชุด C<sub>in1</sub> ซึ่งใช้ในการสุ่มสัญญาณขาเข้าของตัวแปลง และ C<sub>b1</sub> ซึ่งใช้ในการป้อนกลับสัญญาณ จากตัว ควอนไทซ์ ตัวอินทิเกรตตัวแรกใช้โครงสร้างที่มีตัวเก็บประจุขาเข้าสองชุดเพื่อลดการรบ กวนจากสัญญาณขาเข้าลงบนแรงดันอ้างอิง เพราะตัวอินทิเกรตตัวแรกมีตัวเก็บประจุสุ่มตัวอย่าง ขนาดใหญ่อันเป็นผลมาจากข้อกำหนดด้านสัญญาณรบกวนที่ต้องมีค่าต่ำ ถ้าใช้โครงสร้างที่มีตัว เก็บประจุชุดเดียวร่วมกันในการสุ่มตัวอย่างและป้อนกลับจะทำให้แรงดันอ้างอิงถูกรบกวนจากการ สวิตซ์ดังแสดงในรูปที่ 3.9 ซึ่งมีผลทำให้ผลการแปลงของผิดพลาดไป ตัวอินทิเกรตตัวที่สองใช้ตัว เก็บประจุตัวเดียว  $C_{m^2}$ ในการสุ่มตัวอย่างและป้อนกลับ ด้วยโครงสร้างนี้ตัวอินทิเกรตตัวที่สองใช้ตัว สามารถส่งผลรบกวนต่อแรงดันอ้างอิงได้ แต่ขนาดของตัวเก็บประจุที่ใช้ในตัวอินทิเกรตตัวที่สอง จะเล็กกว่าในตัวแรกมากซึ่งจะรบกวนแรงดันอ้างอิงน้อยกว่าระดับสัญญาณเล็กสุดที่ตัวแปลงวัดได้ ตัวอินทิเกรตตัวที่สามมีตัวเก็บประจุสุ่ม ตัวอย่างขาเข้าสองตัว  $C_{m3}$  และ  $C_{b3}$ เนื่องจากต้องรวม สัญญาณขาเข้ากับสัญญาณป้อนกลับที่อัตราขยายที่ต่างกัน ตัวอินทิเกรตตัวสุดท้ายมีตัวเก็บ ประจุสุ่มตัวอย่างขาเข้าหลายตัวอันได้แก่  $C_{m4} C_{b4} C_{bai}$ และ  $C_{bbi}$  ตัวเก็บประจุ $C_{m4}$  และ  $C_{b4}$  สุ่ม สัญญาณขาออกของตัวอินทิเกรตตัวที่สามและสัญญาณจากตัวควอนไทซ์ในมอดูเลเตอร์ขั้นที่สอง ตามลำดับ ตัวเก็บประจุ $C_{bai}$ และ  $C_{bbi}$ เป็นตัวเก็บประจุขนาดเล็กทำหน้าที่เป็นตัวแปลงลิจิมาถึเป็น เลือกใช้ตัวเก็บประจุในการสร้างตัวแปลงดิจิทัลเป็นแอนะล์อกเพื่อให้ผ่านข้อกำหนดความเป็นเชิง เส้นขนาด 9 บิต เพราะในวงจรรวม ตัวเก็บประจุมีคุณสมบัติการเข้าคู่ที่ดีกว่าตัวต้านทานและ ทรานซิลเตอร์ อัตราส่วนของตัวเก็บประจุในตัวอินทิเกรตแสดงดังตารางที่ 3.5

ตัวอินทิเกรตที่	อัตราส่วนของตัวเก็บประจุในตัวอินทิเกรต
1	$\frac{C_{in1}}{C_{f1}} = \frac{C_{b1}}{C_{f1}} = 0.5$
2	$\frac{C_{in2}}{C_{f2}} = 0.5$
3	$\frac{C_{in3}}{C_{f3}} = \frac{C_{b3}}{C_{f3}} = 0.5$
4	$\frac{C_{in4}}{C_{f4}} = 0.5 , \frac{C_{b2}}{C_{f4}} = 0.25 , \frac{C_{bai}}{C_{f4}} = \frac{C_{bbi}}{C_{f4}} = \frac{1}{7}$
	13662N 1371E 161E

ตารางที่ 3.5 อัตราส่วนของตัวเก็บประจุในตัวอินทิเกรตแต่ละตัว



**รูปที่ 3.13ก** โครงสร้างวงจรของมอดูเลเตอร์ในส่วนมอดูเลเตอร์ชั้นที่ 1 และ 2



**รูปที่ 3.13ข** โครงสร้างวงจรของมอดูเลเตอร์ในส่วนมอดูเลเตอร์ชั้นที่ 3

#### 3.3 ข้อกำหนดขององค์ประกอบแต่ละส่วนในระดับสถาปัตยกรรม

องค์ประกอบสำคัญในมอดูเลเตอร์ชนิดเดลต้าซิกม่าคือ ตัวอินทิเกรตชนิดสวิตซ์ ตัวเก็บประจุ และตัวควอนไทซ์ องค์ประกอบเหล่านี้ล้วนต้องสร้างขึ้นในเทคโนโลยีวงจรรวม ซึ่งมี ความไม่เป็นอุดมคติหลายประการเกิดขึ้น เช่น ความผิดพลาดในการอินทิเกรตเนื่องจากออป แอมป์ที่ใช้มีความไม่เป็นอุดมคติ อัตราขยายของตัวอินทิเกรตผิดไปจากที่กำหนดเนื่องจากความ แปรปรวนในกระบวนการผลิต เป็นต้น ความไม่เป็นอุดมคติของตัวอินทิเกรตเหล่านี้มีผลทำให้ ความสามารถในการฉดทอนสัญญาณรบกวนควอนไทซ์ของมอดูเลเตอร์ต่ำลงไป ซึ่งจะทำให้อัตรา ส่วนสัญญาณต่อสัญญาณรบกวนของข้อมูลที่แปลงได้ต่ำลงตามไปด้วย ดังนั้นองค์ประกอบแต่ละ ส่วนต้องมีข้อกำหนดที่สูงเพียงพอที่จะทำให้ตัวแปลงทั้งระบบผ่านข้อกำหนดที่ตั้งไว้ได้ การหาข้อ กำหนดขององค์ประกอบแต่ละส่วนเพื่อนำไปใช้ในการออกแบบระดับวงจร สามารถทำได้โดยการ จำลองการทำงานด้วยแบบจำลองเชิงพฤติกรรม ในหัวข้อนี้จะกล่าวถึงแบบจำลองเชิงพฤติกรรม ขององค์ประกอบทั้งสองส่วนและข้อกำหนดของแต่ละองค์ประกอบจากจำลองเชิงพฤติกรรมเพื่อใช้ ในการออกแบบวงจรต่อไป

3.3.1 ข้อกำหนดของตัวอินทิเกรต

ตัวอินทิเกรตชนิดสวิตซ์ตัวเก็บประจุสร้างขึ้นจาก ออปแอมป์ ตัวเก็บประจุ และ สวิตซ์ ซึ่งโครงสร้างทั่วไปแสดงดังรูปที่ 3.14



**ฐปที่ 3.14** ตัวอินทิเกรตขณะอยู่ในคาบเวลาสุ่มตัวอย่างและคาบเวลาอินทิเกรต

(ก) ตัวอินทิเกรตขณะอยู่ในคาบเวลาสุ่มตัวอย่าง

(ข) ตัวอินทิเกรตขณะอยู่ในคาบเวลาอินทิเกรต

จะเห็นได้ว่าตัวอินทิเกรตอาจจะมีตัวเก็บประจุสุ่มตัวอย่างหลายชุดได้ ทั้งนี้ก็เพื่อ ใช้ในกรณีที่ตัวอินทิเกรตต้องรับสัญญาณจากหลายจุดมารวมกัน เช่น การวัดสัญญาณรบกวน ควอนไทซ์จากขั้นตอนก่อนหน้าในมอดูเลเตอร์โครงสร้างต่อเรียง เป็นต้น ในคาบเวลาแรกตัวอินทิ เกรตสุ่มสัญญาณแรงดันเข้ามาเก็บไว้ในตัวเก็บประจุแต่ละตัว ในคาบเวลาถัดมาตัวอินทิเกรตจะ ทำการอินทิเกรตค่าแรงดันในตัวเก็บประจุสุ่มตัวอย่าง เข้าไปรวมเป็นแรงดันบนตัวเก็บประจุ*C*<sub>f</sub>

แรงดันขาออกของตัวอินทิเกรตอุดมคติ  $V_{o,n}\,$  สามารถเขียนได้เป็น

$$V_{o,n} = \left(\frac{C_{in}}{C_f}\right) \left( \left(V_{in,n-1} - V_{fb,n-1}\right) + \sum_{i=1}^{m} b_i \left(V_{i,n-1} - V_{fb,n-1}\right) \right) + V_{o,n-1}$$
(3.5)

โดยที่  $b_i = \left( \frac{C_{bi}}{C_{in}} 
ight)$ เป็นอัตราส่วนระหว่างตัวเก็บประจุขาเข้าชุดที่ *i* กับตัวเก็บประจุขาเข้าหลัก  $C_{in}$ m เป็นจำนวนของตัวเก็บประจุขาเข้าอื่น (ที่ไม่ใช่ตัวเก็บประจุขาเข้าหลัก)

ในความเป็นจริง ตัวอินทิเกรตมีการเข้าที่ (Settling) ที่ไม่สมบูรณ์เนื่องจาก อัตรา ขยายวงรอบเปิดไฟตรงของออปแอมป์ A<sub>dc</sub> แบนด์วิดท์ของตัวอินทิเกรต  $\frac{1}{\tau}$  อัตราสลูว์ของ ออปแอมป์ ζ และเวลาเข้าที่ T<sub>s</sub> มีค่าจำกัด ซึ่งทำให้เกิดความเพี้ยนทางฮาร์มอนิกขึ้นได้ แบบ จำลองของตัวอินทิเกรตที่มีความไม่เป็นอุดมคติซึ่งสร้างจากออปแอมป์ที่มีโพลเดียว สามารถเขียน ได้เป็น [19]

$$V_{o,n} = \frac{A_{dc}}{A_{dc} + 1 + \frac{Cim + \sum Cbi}{Cf}} g\left(\left(\frac{Cin}{Cf}\right) \left(V_{in,n-1} - V_{fb,n-1}\right) + \sum_{i=1}^{m} b_i \left(V_{i,n-1} - V_{fbi,n-1}\right)\right) + \left(\frac{A_{dc} + 1}{A_{dc} + 1 + \frac{Cim + \sum Cbi}{Cf}}\right) V_{o,n-1}$$
(3.6)

โดยที่

และ

$$g(x) = \begin{cases} x \left(1 - \exp(-\frac{T_s}{\tau})\right) & ; |x| < \tau \zeta' \\ x - \operatorname{sgn}(x)\tau \zeta' \exp\left(\left(\frac{|x|}{\tau \zeta}\right) - \left(\frac{T_s}{\tau}\right) - 1\right) & ; \tau \zeta' \le |x| \le (\tau + T_s)\zeta' \\ \operatorname{sgn}(x)\zeta' T_s & ; |x| > (\tau + T_s)\zeta' \end{cases}$$
(3.7)

 $\zeta' = \zeta \frac{C_{in} + \sum C_{bi}}{C_{in} + C_f + \sum C_{bi}}$ (3.8n)

หรือ  $\zeta' = \zeta (1 - \beta)$  (3.81)

 $\zeta$ ' เป็นอัตราการสลูว์ที่เกิดขึ้นบนตัวเก็บประจุเก็บค่า  $C_f$ ความสัมพันธ์ระหว่าง อัตราสลูว์ของออปแอมป์ $\zeta$  และอัตราการสลูว์บนตัวเก็บประจุ $C_f$   $\zeta$ ' เป็นไปตามสมการที่ 3.8ก โดยอัตราส่วน  $rac{C_{in} + \sum C_{bi}}{C_{in} + C_f + \sum C_{bi}}$ อาจเขียนอยู่ในรูปของตัวประกอบป้อนกลับ $\beta$  ได้เป็น  $1 - \beta$ 

ฟังก์ชั่น g(x) ให้ค่าสุดท้ายของการเข้าที่ของตัวอินทิเกรต ซึ่งขึ้นอยู่กับลักษณะ และกระบวนการในการเข้าที่ ตัวอินทิเกรตเข้าที่ด้วยกระบวนการเชิงเส้นไร้การสลูว์เมื่อ  $|x| < \tau \zeta'$ เข้าที่ด้วยกระบวนการเชิงเส้นที่มีการสลูว์จะเกิดขึ้นเมื่อ  $\tau \zeta' \leq |x| \leq (\tau + T_S)\zeta'$  และเข้าที่ใน ภาวะสลูว์เมื่อ  $|x| > (\tau + T_S)\zeta'$  แบบจำลองของตัวอินทิเกรตตามสมการที่ 3.6 จะถูกนำมาใช้ใน การจำลองเซิงพฤติกรรมเพื่อหา ข้อกำหนดของอัตราขยายวงรอบเปิด  $A_{dc}$  อัตราสลูว์ $\zeta$  และ แบนด์วิดท์ของตัวอินทิเกรต  $1/\tau$  ที่ทำให้ตัวแปลงผ่านข้อกำหนด ข้อกำหนดของ ออปแอมป์ดัง กล่าวจะถูกนำไปใช้ในการออกแบบระดับวงจรต่อไป

ผลการจำลองของตัวอินทิเกรตตัวแรกจากการเข้าที่ไม่สมบูรณ์แสดงดังรูปที่ 3.15 ผลการจำลองแสดงคอนทัวร์ของอัตราส่วนสัญญาณต่อสัญญาณรบกวนและความเพี้ยน (Signalto-Noise-plus-Distortion Ratio :SNDR) เมื่อตัวอินทิเกรตเข้าที่ด้วยจำนวนค่าคงที่เวลา n<sub>7</sub> และ ค่าอัตราสลูว์นอร์แมลไลซ์ *SR*, ต่าง ๆ ที่อัตราขยายวงรอบเปิดไฟตรงของออปแอมป์ที่ 90 dB เห็นได้ว่า เมื่อจำนวนค่าคงที่เวลา และค่าอัตราสลูว์นอร์แมลไลซ์มีค่าสูงขึ้นจะส่งผลให้ค่า SNDR มี ค่าสูงขึ้น เพราะตัวอินทิเกรตสามารถเข้าที่ได้ถูกต้องมากขึ้น จากผลการจำลองพบว่า อัตราขยาย วงรอบเปิดของออปแอมป์ต้องมีค่าสูงมากเพียงพอ จึงจะปรากฏคอนทัวร์ของค่า SNDR ในระดับ 104 dB สำหรับตัวอินทิเกรตตัวแรก อัตราขยายวงรอบเปิดของออปแอมป์ต้องสูงกว่า 80 dB

จุดภายในคอนทัวร์ที่ 104 dB ทั้งหมดเป็นจุดที่ทำให้ตัวแปลงผ่านข้อกำหนด ความละเอียดในระดับ 17 บิต ในการออกแบบเพื่อให้ตัวอินทิเกรตกินกำลังงานต่ำสุด จึงเลือกจุด ภายในคอนทัวร์ที่ 104 dB ในบริเวณที่มีอัตราสลูว์ต่ำสุดและแบนด์วิดท์ต่ำสุดดังแสดงด้วยเครื่อง หมาย X ในรูปที่ 3.15 เป็นข้อกำหนดในการออกแบบ ข้อกำหนดทางด้านการเข้าที่ของตัวอินทิ เกรตตัวอื่นแสดงในตารางที่ 3.6 โดยในที่นี้กำหนดให้ช่วงเวลาการอินทิเกรต T<sub>s</sub> มีค่า 13.5 ns อัตราสลูว์ของออปแอมป์ ζ มีความสัมพันธ์กับอัตราสลูว์นอร์แมลไลซ์ SR<sub>n</sub> ดังสมการที่ 3.9 และ แบนด์วิดท์ของตัวอินทิเกรต1/τ มีความสัมพันธ์กับจำนวนค่าคงที่เวลา n<sub>τ</sub> ดังสมการที่ 3.10

$$\zeta = \frac{2 S R_N V_{ref}}{T_S} \tag{3.9}$$

$$\frac{1}{\tau} = \frac{n_{\tau}}{T_s} \tag{3.10}$$



**รูปที่ 3.15** อัตราส่วนสัญญาณต่อสัญญาณรบกวนและความเพี้ยน (SNDR) ของตัวอินทิเกรต ตัวแรกเมื่อตัวอินทิเกรตเข้าที่ด้วยจำนวนค่าคงที่เวลาและค่าอัตราสลูว์นอร์แมลไลซ์ต่าง ๆ

Modulator	Integrator	Dc gain (dB)	Bandwidth (Mhz)	Slew rate (V/ $\mu$ s)	
1	1	> 90	153	470	
I	2	> 90	153	430	
2	3	> 80	118	520	
3	4	> 60	60	240	

**ตารางที่** 3.6 ข้อกำหนดด้านการเข้าที่ของตัวอินทิเกรต

# 3.3.2 ข้อกำหนดของตัวควอนไทซ์

ตัวควอนไทซ์หนึ่งบิตและสามบิตในมอดูเลเตอร์สร้างขึ้นได้จากตัวเปรียบเทียบ ข้อกำหนดที่สำคัญของตัวเปรียบเทียบ คือ ออฟเซต ฮีสเทอรีซีส และความเร็วในการเปรียบเทียบ ข้อกำหนดดังกล่าวจะนำไปสู่การกำหนดชนิดและรูปแบบของตัวเปรียบเทียบที่เหมาะสมในการ ออกแบบในระดับวงจร ในด้านออฟเซต และฮีสเทอรีซีสของตัวเปรียบเทียบ สามารถหาได้จากการ จำลองเชิงพฤติกรรม โดยแบบจำลองของตัวเปรียบเทียบที่มีออฟเซตและฮีสเทอรีซีสแสดงได้ดังรูป ที่ 3.16 ออฟเซตกำหนดให้เป็นขนาดแรงดันที่ผิดไปจากแรงดันขีดเริ่มเปลี่ยน (Threshold voltage) ค่าปกติ และฮีสเทอรีซีสคือขนาดของแรงดันที่น้อยที่สุดที่เกินค่าแรงดันขีดเริ่มเปลี่ยนปกติ ที่ทำให้แรงดันขาออกของตัวเปรียบเทียบเริ่มเกิดการเปลี่ยนแปลง รูปที่ 3.17 และ 3.18 แสดงผล ของออฟเซตและฮีสเทอรีซีสที่มีผลต่ออัตราส่วนสัญญาณต่อสัญญาณรบกวนและความเพี้ยนตาม ลำดับของตัวเปรียบเทียบในมอดูเลเตอร์ชั้นแรก จากผลการจำลองดังแสดงให้เห็นว่า ออฟเซต



**รูปที่ 3.17** ผลของออฟเซตของตัวควอนไทซ์ในมอดูเลเตอร์ชั้นแรกที่มีต่อค่า SNDR



**รูปที่ 3.18** ผลของฮีสเทอรรีซีสของตัวควอนไทซ์ในมอดูเลเตอร์ชั้นแรกที่มีต่อค่า SNDR

และฮีสเทอรรีซีสของตัวเปรียบเทียบสามารถแปรปรวนได้ภายในขอบเขตอันหนึ่งโดยไม่ทำให้อัตรา ส่วนสัญญาณต่อสัญญาณรบกวนและความเพี้ยนลดลง ออฟเซตและฮีสเทอรรีซีสดังกล่าวมี สภาพเสมือนเป็นสัญญาณรบกวน ป้อนเข้าสู่ตัวควอนไทซ์ซึ่งจะถูกกำจัดออกไปตามลักษณะการ จัดสัณฐานสัญญาณรบกวน [10] (สมการที่2.7ข) แต่ออฟเซตและฮีสเทอรรีซีสยังคงต้องมีขนาด เล็กกว่าขนาดขั้นของตัวควอนไทซ์ ดังนั้นออฟเซตและฮีสเทอรรีซีสของตัวควอนไทซ์สามบิตจึงมี ค่าเล็กกว่าออฟเซตของตัวควอนไทซ์ หนึ่งบิตเนื่องจากขนาดขั้นของตัวควอนไทซ์สามบิตจึงมี ค่าเล็กกว่า ขอบเขตความแปรปรวนของค่าออฟเซตและฮีสเทอรรีซีสของตัวเปรียบเทียบแต่ละตัว แสดงดังตารางที่ 3.7 ซึ่งข้อกำหนดของตัวเปรียบเทียบของตัวแปลงแอนะล็อกเป็นดิจิทัลชนิด เดลต้าซิกม่านี้จะง่ายกว่าในข้อกำหนดของตัวเปรียบเทียบของตัวแปลงแบบอัตราไนควิสต์มาก

ในด้านความเร็ว ตัวเปรียบเทียบต้องทำการเปรียบเทียบแรงดันให้เสร็จสิ้นก่อน ค่าป้อนกลับจะถูกนำไปใช้ ในการออกแบบนี้มอดูเลเตอร์ตัวแรกและตัวสุดท้ายต้องใช้ค่าป้อนกลับ ในคาบเวลาสุ่มตัวอย่างทันทีถัดจากคาบเวลาอินทิเกรตที่ติดกัน ตามไดอะแกรมเวลาในรูปที่ 3.12 ตัวเปรียบเทียบมีเวลาในการเปรียบเทียบตั้งแต่คาบเวลาการอินทิเกรตสิ้นสุด (ขอบขาลงของ ¢2) จนถึงคาบเวลาการสุ่มตัวอย่างเริ่มต้น (ขอบขาขึ้นของ ¢1) ดังนั้นตัวเปรียบเทียบมีเวลา 1.5 ns ใน การเปรียบเทียบให้เสร็จสมบูรณ์

Quantizer	Offset (mV)	Hysteresis (mV)		
1 (1 bit)	< 960	< 160		
2 (1 bit)	< 800	< 1280		
3 (3 bit)	< 64	< 128		

**ตารางที่** 3.7 ข้อกำหนดของตัวควอนไทซ์

# 3.4 การออปติไมซ์กำลังงาน

การใช้กำลังงานส่วนใหญ่ในมอดูเลเตอร์เกิดขึ้นที่ออปแอมป์ในตัวอินทิเกรต การ กินกำลังงานของออปแอมป์ขึ้นกับข้อกำหนดด้านความเร็วและสัญญาณรบกวนเป็นหลัก ความเร็วของออปแอมป์สามารถเพิ่มขึ้นได้โดยการเพิ่มกระแสไบอัสสถิตในออปแอมป์ซึ่งเป็นผลให้ การประจุและคายประจุจากตัวเก็บประจุที่ต่ออยู่เป็นไปได้เร็วขึ้น ทั้งในแง่การเข้าที่แบบเชิงเส้นซึ่ง ขึ้นกับค่าทรานสคอนดัตเตอร์ของทรานซิสเตอร์และการเข้าที่แบบไม่เชิงเส้นซึ่งเกี่ยวข้องกับอัตรา สลูว์ การเพิ่มค่าทรานสคอนดัตเตอร์และอัตราสลูว์เพื่อเพิ่มความเร็วของออปแอมป์ล้วนทำให้การ กินกำลังงานมีค่าสูงขึ้นทั้งสิ้น ข้อกำหนดด้านความเร็วอันได้แก่ แบนด์วิดท์ของตัวอินทิเกรต อัตราสลูว์ของออปแอมป์แต่ละตัวหาได้จากการจำลองเชิงพฤติกรรมซึ่งแสดงในหัวข้อ 3.3.1 สำหรับข้อกำหนดด้านสัญญาณรบกวน ขนาดของสัญญาณรบกวนสามารถลดได้โดยการเพิ่ม ขนาดของตัวเก็บประจุที่สุ่มตัวอย่างและตัวเก็บประจุภายในออปแอมป์ ซึ่งจะส่งผลให้ออปแอมป์ กินกำลังงานมากขึ้นเพราะต้องขับโหลดขนาดใหญ่ขึ้น เพื่อให้การกินกำลังงานของทั้งมอดูเลเตอร์ มีค่าต่ำสุดและยังคงสามารถทำงานได้ตามข้อกำหนดจะต้องกำหนดให้ตัวเก็บประจุในตัวอินทิ เกรตแต่ละขั้นตอนมีขนาดใหญ่เพียงพอที่ไม่ก่อให้เกิดสัญญาณรบกวนมากจนไปลดอัตราส่วน สัญญาณต่อสัญญาณรบกวนของทั้งระบบให้เสียไป แนวคิดดังกล่าวนำไปสู่การจัดสรรกำลังงาน สัญญาณรบกวนในตัวอินทิเกรตแต่ละขั้นตอนโดยการกำหนดขนาดของตัวเก็บประจุในแต่ละขั้น ตอนอย่างเหมาะสม ซึ่งเรียกว่า การสเกลตัวเก็บประจุ (Capacitor scaling) ซึ่งมีการนำมาใช้ใน หลายงานวิจัยทั้งตัวแปลงแบบไปป์โลน์ และแบบเดลต้าชิกม่า [1][2][5][20] แต่งานวิจัยดังกล่าว ไม่ได้กล่าวถึงวิธีการดำเนินการหาขนาดตัวเก็บประจุโดยละเอียด บางงานวิจัย[5] ใช้วิธีการเลือก ขนาดตัวเก็บประจุในขั้นตอนหลังโดยลดขนาดลงเป็นสัดส่วนลงตัว

ในการออปติไมซ์กำลังงานทั้งมอดูเลเตอร์ การออปติไมซ์แบ่งเป็นสองส่วนได้แก่ การออปติไมซ์กำลังงานในระดับสถาปัตยกรรมและระดับตัวอินทิเกรต ในระดับสถาปัตยกรรม สัญญาณรบกวนตามข้อกำหนดจะถูกจัดสรรให้แก่ตัวอินทิเกรตแต่ละขั้นตอนอย่างเหมาะสมเพื่อ ให้กินกำลังงานต่ำสุด ในระดับตัวอินทิเกรต สัญญาณรบกวนของแต่ละขั้นตอนจะถูกจัดสรรให้แก่ แหล่งกำเนิดสัญญาณรบกวนต่าง ๆ อย่างเหมาะสมเพื่อให้กินกำลังงานต่ำสุดเช่นกัน

# 3.4.1 การออปติไมซ์กำลังงานในระดับตัวอินทิเกรต

ภายใต้ข้อกำหนดสัญญาณรบกวนของตัวอินทิเกรตค่าหนึ่งจะมีจุดที่ตัวอินทิเกรต กินกำลังงานต่ำสุดอยู่ สัญญาณรบกวนในตัวอินทิเกรตมาจากสองส่วนหลักคือ สัญญาณรบกวน จากการสุ่มตัวอย่างและสัญญาณรบกวนจากออปแอมป์ ในการแบ่งสัดส่วนของกำลังงานของ สัญญาณรบกวนสองส่วนนี้ ถ้ากำหนดให้สัญญาณรบกวนจากการสุ่มตัวอย่างมีค่าน้อยเกินไป ตัวเก็บประจุสุ่มตัวอย่างจะมีขนาดใหญ่ ทำให้ออปแอมป์ต้องใช้กำลังงานมากเพื่อสามารถขับตัว เก็บประจุขนาดใหญ่ได้ แต่ถ้ากำหนดให้สัญญาณรบกวนจากออปแอมป์มีค่าน้อยเกินไป กำลัง งานของออปแอมป์ก็ต้องเพิ่มขึ้นเช่นเดียวกัน ดังนั้นจะต้องเลือกขนาดสัญญาณรบกวนจากทั้ง สองส่วนอย่างเหมาะสม

ตามข้อกำหนดในหัวข้อ 3.3.1 ออปแอมป์ที่ใช้ในตัวอินทิเกรตต้องมีอัตราขยาย วงรอบเปิดไฟตรงที่มีค่าสูงในระดับ 60-90 dB ดังนั้นจึงเลือกออปแอมป์เป็นชนิดสองขั้นตอน ซึ่ง มีขั้นตอนขาเข้าเป็นชนิดเทเลสโคปิก (Telescopic) ที่มีทรานซิสเตอร์ชนิด PMOS เป็น ทรานซิสเตอร์ขาเข้า และขั้นตอนขาออกเป็นรูปแบบซอร์สร่วม (Common source) ที่มี ทรานซิสเตอร์ NMOS เป็นตัวขยายดังรูปที่ 3.19 โครงสร้างดังกล่าวมีอัตราขยายอยู่ในระดับ  $(g_m r_o)^3$  ซึ่งมีความสามารถในการสร้างอัตราขยายวงรอบเปิดไฟตรงได้ในระดับ 90 dB และมี จำนวนกิ่งกระแสไบอัสน้อยกว่าโครงสร้างออปแอมป์ชนิดอื่นที่สามารถสร้างอัตราขยายได้ในระดับ 90 dB เช่น ออปแอมป์สองขั้นตอนที่มีขั้นตอนขาเข้าเป็นชนิดแคสโคดแบบพับ (Folded-cascode) [1] ออปแอมป์แบบมิลเลอร์ซ้อน (Nested miller) ออปแอมป์ขั้นตอนเดียวที่ใช้เทคนิคอิมพีแดนซ์ ขาออกแบบเอ็นฮานซ์เมนต์ รายละเอียดอื่นในการออกแบบออปแอมป์จะแสดงในหัวข้อ 4.1



รูปที่ 3.19 โครงสร้างของออปแอมป์สองขั้นตอนที่ใช้ในตัวอินทิเกรต

การออปติไมซ์กำลังงานจะกระทำระหว่างขนาดสัญญาณรบกวนกับอัตราสลูว์ ของออปแอมป์ โดยไม่คำนึงถึงรูปแบบการชดเซยของออปแอมป์ ทั้งนี้เพราะอัตราสลูว์ของออป แอมป์จะแปรผันโดยตรงกับกระแสไบอัสสถิตของออปแอมป์ I<sub>D1</sub> และ I<sub>D6</sub> ซึ่งกระแสไบอัสสถิตนี้ เกี่ยวข้องกับการกินกำลังงานของออปแอมป์โดยตรง ในขณะที่แบนด์วิดท์ของตัวอินทิเกรต สามารถปรับเพิ่มเติมได้จากรูปแบบการชดเซย และความถี่อัตราขยายเป็นหนึ่งสามารถปรับได้ จากขนาดของทรานซิสเตอร์ขาเข้า M1 อีกทางหนึ่ง ซึ่งความสัมพันธ์ระหว่างอัตราสลูว์ *SR* และ ความถี่อัตราขยายเป็นหนึ่ง *@*, ของออปแอมป์สองขั้นตอนเป็นไปตามสมการที่ 3.11

$$SR = \omega_u V_{ds1}^{Sat} \tag{3.11}$$

)

กำลังงานของสัญญาณรบกวนของตัวอินทิเกรตรูปแบบทั่วไปในรูปที่ 3.14 สามารถเขียนได้เป็น (การคำนวณขนาดสัญญาณรบกวนนี้แสดงในภาคผนวก ก.)

$$P_{N} = \frac{2kT(1+b)}{C_{in}} + 2kTR_{sw}\beta\omega_{u} + \frac{2kTn\beta}{3C_{c}}$$
(3.12)

โดยที่ P<sub>N</sub> เป็นกำลังงานสัญญาณรบกวนรวมของตัวอินทิเกรต
 C<sub>in</sub> เป็นตัวเก็บประจุขาเข้าหลัก

$$\begin{split} C_C & \text{illumonian} \text{illumon} \text{illumon} \text{illumon} \text{illumon} \text{ind} \text{i$$

สัญญาณรบกวนในตัวอินทิเกรตเกิดมาจากสามส่วน ได้แก่ สัญญาณรบกวนจาก ตัวเก็บประจุสุ่มตัวอย่าง C<sub>in</sub> สัญญาณรบกวนจากความต้านทานของสวิตช์ในขณะอินทิเกรต R<sub>sw</sub> สัญญาณรบกวนจากออปแอมป์ ซึ่งเป็นนิพจน์ที่หนึ่ง สองและสามในสมการที่ 3.12 ตามลำดับ

ในตัวอินทิเกรตสวิตซ์ตัวเก็บประจุ ความต้านทานของสวิตซ์มีผลต่อความเร็วใน การอินทิเกรตซึ่งมีความสัมพันธ์เกี่ยวเนื่องกับขนาดตัวเก็บประจุขาเข้าที่ต่ออยู่ด้วย ดังนั้นจึง สามารถเปลี่ยนนิพจน์สัญญาณรบกวนอันเนื่องมาจากความต้านทานของสวิตซ์ในรูป *R*<sub>sw</sub> ไปอยู่ ในรูปตัวเก็บประจุขาเข้า *C*<sub>in</sub> ได้ โดยผ่านข้อกำหนดด้านความเร็ว แบนด์วิดท์ของตัวอินทิเกรต (1/τ<sub>int</sub>) โดยคำนึงถึงผลของความต้านทานของสวิตซ์ในขณะอินทิเกรตสามารถเขียนได้เป็น

$$\frac{1}{\tau_{\text{int}}} \approx \frac{1}{1/\beta\omega_u + R_{sw}(C_{in} + \Sigma C_{bi})} \stackrel{\Delta}{=} \frac{1}{\tau_{op} + \tau_{Cin}}$$
(3.13)

โดยที่  $au_{op} \stackrel{\Delta}{=} 1/\beta\omega_u$  คือ ค่าคงที่เวลาออปแอมป์  $au_{Cin} \stackrel{\Delta}{=} R_{sw}(C_{in} + \Sigma C_{bi}) = R_{sw}C_{in}(1+b)$  คือ ค่าคงที่เวลาสวิตซ์

ในการออกแบบ ค่าคงที่เวลาสวิตช์  $au_{Cin}$  ต้องมีค่าต่ำกว่าค่าคงที่เวลาออปแอมป์  $au_{op}$  เพราะถ้าค่าคงที่เวลาสวิตช์  $au_{Cin}$  มีค่ามากกว่า  $au_{op}$  แล้ว จะต้องใช้ออปแอมป์ความเร็วสูงมาก เพื่อให้  $au_{op}$  มีค่าเล็ก ซึ่งออปแอมป์จะกินกำลังงานมากตามไปด้วย เพื่อให้ตัวอินทิเกรตยังคงมี ความเร็วเป็น  $rac{1}{ au_{int}}$  ดังเดิม ดังนั้นความต้านทานของสวิตช์  $R_{sw}$  ที่อนุกรมอยู่กับตัวเก็บประจุขาเข้า ต้องมีค่าต่ำพอที่จะไม่ทำให้ความเร็วในการอินทิเกรตเสียไป ในที่นี้กำหนดให้  $au_{op} = \gamma au_{C_{in}}$  และใน วิทยานิพนธ์นี้กำหนดให้  $\gamma = 4$  ดังนั้นจะได้ว่า

$$R_{sw} = \frac{1}{\gamma C_{in} (1+b) \beta \omega_u}$$
(3.14)

แทนสมการที่ 3.14 ลงในสมการที่ 3.12 จะได้ว่ากำลังงานของสัญญาณรบกวน

ลดรูปเป็นเพียงฟังก์ชั่นของตัวเก็บประจุขาเข้า $C_{_{in}}$  และตัวเก็บประจุชดเชย $C_{_C}$  ดังสมการที่ 3.15

$$P_N(C_{in}, C_C) = kT \left( \frac{2(1+b)}{C_{in}} + \frac{2}{\gamma C_{in}(1+b)} + \frac{2n}{3C_C(1+\alpha(1+b))} \right)$$
(3.15)

สำหรับการกินกำลังของออปแอมป์สองขั้นตอนดังรูปที่ 3.19 สามารถเขียนในรูป กระแสไบอัสสถิตได้เป็น

$$P_{opamp} = (2I_{D1} + 2I_{D6})V_{dd}$$
(3.16)

อัตราสลูว์ของออปแอมป์ทุกรูปแบบการชดเซยมีค่าเป็น min( $\frac{2I_{D1}}{C_{C}}, \frac{2I_{D6}}{C_{C}+C_{L}}$ ) ซึ่ง  $\frac{2I_{D1}}{C_{C}}$ เป็นอัตราสลูว์ภายใน และ  $\frac{2I_{D6}}{C_{C}+C_{L}}$ เป็นอัตราสลูว์ภายนอก เมื่อให้อัตราสลูว์ภายใน เท่ากับอัตราสลูว์ภายนอกเพื่อให้การใช้กระแสเป็นไปอย่างคุ้มค่าที่สุด จะได้ว่า

$$SR = \frac{2I_{D1}}{C_C} = \frac{2I_{D6}}{C_C + C_L}$$
(3.17)

ดังนั้นการกินกำลังงานจากสมการที่ 3.16 สามารถเขียนได้เป็น

$$P_{opamp} = SR \left( 2C_C + C_L \right) V_{dd} \tag{3.18}$$

ตัวเก็บประจุ  $C_{_L}$  สามารถเขียนในรูปของตัวเก็บประจุขาเข้า  $C_{_{in}}$  และพารามิเตอร์ อื่นของตัวอินทิเกรตได้เป็น

$$C_{L} = (C_{F} || C_{in}(1+b)) + C_{parasitic} = C_{in}\left(\left(\frac{1}{\alpha} || (1+b)\right) + b_{par}\right)$$
(3.19)

โดย b<sub>par</sub> เป็นอัตราส่วนระหว่างตัวเก็บประจุปรสิตขาออกกับตัวเก็บประจุขาเข้า หลักซึ่งในวิทยานิพนธ์นี้ประเมินให้มีค่าประมาณ 0.3 ดังนั้นการกินกำลังงานจากสมการที่ 3.18 สามารถเขียนเป็นฟังก์ชั่นของตัวเก็บประจุขาเข้าC<sub>in</sub> และตัวเก็บประจุชดเชยC<sub>c</sub> ได้ดังนี้

$$P_{opamp}(C_C, C_{in}) = SR\left(2C_C + C_{in}\left(\left(\frac{1}{\alpha} \| (1+b)\right) + b_{par}\right)\right)V_{dd}$$
(3.20)

จุดที่ตัวอินทิเกรตกินกำลังงานต่ำสุด  $\hat{P}_{opamp}$  ภายใต้ข้อกำหนดของสัญญาณรบ กวนที่กำหนดให้  $\hat{P}_{N}$  สามารถหาได้จากสมการที่ 3.15 และสมการที่ 3.20 โดยสมการที่ 3.20 เป็น ฟังก์ชั่นจุดประสงค์ที่ต้องการหาการกินกำลังงานต่ำสุดและสมการที่ 3.15 เป็นเงื่อนไขบังคับ โดย กรรมวิธีทางแคลคูลัส จุดที่ออปแอมป์กินกำลังงานต่ำสุดแสดงได้ตามสมการที่ 3.21 เห็นได้ว่าใน ขั้นสุดท้าย จุดที่ออปแอมป์สองขั้นตอนกินกำลังงานต่ำสุด การกินกำลังงานของออปแอมป์จะแปร ผกผันกับกำลังงานของสัญญาณรบกวนที่กำหนดให้

$$\hat{P}_{opamp} = \frac{K_{P} SR V_{dd}}{\hat{P}_{N}} \stackrel{\Delta}{=} f_{\min,opi}(\hat{P}_{N})$$
(3.21)  

$$\hat{R}_{OPEI} \hat{N} = \left[ 2K_{N} + \left( \left( \frac{1}{\alpha} \| (1+b) \right) + b_{par} \right) K_{C} K_{N} \right]$$

$$K_{N} = kT \left[ \frac{2(1+b)}{K_{C}} + \frac{2}{\gamma(1+b)K_{C}} + \frac{2n}{3(1+\alpha(1+b))} \right]$$

$$K_{C} = \sqrt{\frac{6(1+\alpha(1+b))}{n\left( \left( \frac{1}{\alpha} \| (1+b) \right) + b_{par} \right)} \left( (1+b) + \frac{1}{\gamma(1+b)} \right)}$$

ค่าพารามิเตอร์อื่<mark>นของตัวอินทิเกร</mark>ตที่สามารถคำนวนได้จากจุดที่ออปแอมป์กิน กำลังงานต่ำสุดนี้ คือ

$$\hat{C}_C = \frac{K_N}{\hat{P}_N} \tag{3.22n}$$

$$\hat{C}_{IN} = K_C \hat{C}_C \tag{3.221}$$

$$_{D1} = \frac{SR \ \hat{C}_C}{2} \tag{3.22P}$$

$$\hat{I}_{D6} = \frac{SR}{2} \left( \hat{C}_{C} + \hat{C}_{IN} \left( \left( \frac{1}{\alpha} || \left( 1 + b \right) \right) + b_{par} \right) \right)$$
(3.224)

$$\hat{R}_{SW} = \frac{1}{\gamma \, \hat{C}_{IN} (1+b) BW} \tag{3.229}$$

โดย BW คือแบนด์วิดท์ของตัวอินทิเกรตตามตารางที่ 3.5

#### 3.4.2 การออปติไมซ์กำลังงานในระดับสถาปัตยกรรม

ในมอดูเลเตอร์เดลต้าซิกม่า สัญญาณรบกวนอิเล็กทรอนิกส์จากตัวอินทิเกรตแต่ ละขั้นตอนถูกจัดสัณฐานไปด้วยอันดับเท่ากับจำนวนตัวอินทิเกรตที่อยู่ก่อนหน้า ดังนั้นสัญญาณ รบกวนจากตัวอินทิเกรตขั้นตอนแรกจึงไม่ถูกจัดสัณฐานแต่ถูกลดขนาดสัญญาณรบกวนด้วย กระบวนการสุ่มเกินเท่านั้น ในขณะที่สัญญาณรบกวนจากตัวอินทิเกรตขั้นตอนหลัง ๆ ถูกจัด สัณฐานด้วยอันดับที่เพิ่มขึ้นร่วมกับกระบวนการสุ่มเกิน ดังนั้นตัวอินทิเกรตขั้นตอนแรกจึงต้องมี สัญญาณรบกวนที่น้อยกว่าขั้นตอนหลัง ๆ มาก จึงส่งผลให้ตัวอินทิเกรตขั้นตอนแรกกินกำลังงาน มากกว่าขั้นตอนหลัง ๆ

เพื่อให้ทั้งระบบกินกำลังงานต่ำสุด ในการจัดสรรปริมาณสัญญาณรบกวน สัด ส่วนของสัญญาณรบกวนจากตัวอินทิเกรตขั้นตอนแรกต่อสัญญาณรบกวนรวมทั้งหมดในข้อมูลสุด ท้ายที่แปลงได้ ต้องมีค่ามากกว่าสัดส่วนจากตัวอินทิเกรตในขั้นตอนหลัง ๆ เพื่อให้การกินกำลังงาน ซึ่งมีค่ามากในขั้นตอนแรกมีค่าลดลง ซึ่งจะยังผลให้การกินกำลังงานโดยรวมลดลง ในการหาค่า การกินกำลังงานต่ำสุดของมอดูเลเตอร์ภายใต้โครงสร้างที่กำหนดให้สามารถดำเนินการได้ดังนี้

การกินกำลังงานรวมจากออปแอมป์ P<sub>oP,Total</sub> สามารถเขียนได้เป็น

$$P_{OP,Total} = f_{\min,op1}(P_{N1}) + f_{\min,op2}(P_{N2}) + f_{\min,op3}(P_{N3}) + f_{\min,op4}(P_{N4}) \quad (3.23)$$

โดยที่ f<sub>min,opi</sub>(P<sub>Ni</sub>) เป็นฟังก์ชั่นกำลังงานต่ำสุดของตัวอินทิเกรตแต่ละตัวเมื่อ กำหนดขนาดสัญญาณรบกวนอ้างอิงที่ขาเข้า P<sub>Ni</sub> ให้ ซึ่งฟังก์ชั่นนี้คือสมการที่ 3.21 จากการ วิเคราะห์ในระดับตัวอินทิเกรต ดังนั้นสมการที่ 3.23 สามารถเขียนได้เป็น

$$P_{OP,Total} = \left(\frac{K_{P1}SR_1}{P_{N1}} + \frac{K_{P2}SR_2}{P_{N2}} + \frac{K_{P3}SR_3}{P_{N3}} + \frac{K_{P4}SR_4}{P_{N4}}\right) V_{dd} \quad (3.24)$$

และกำลังงานสัญญาณรบกวนรวมทั้งมอดูเลเตอร์ P<sub>N,Total</sub> สามารถเขียนได้เป็น

$$P_{N,Total} = \frac{(A_1)^2}{OSR} P_{N1} + \frac{(A_2)^2 \pi^2}{3.0SR^3} P_{N2} + \frac{(A_3)^2 \pi^4}{5.0SR^5} P_{N3} + \frac{(A_4)^2 \pi^6}{7.0SR^7} P_{N4}$$
(3.25)

โดยที่ A<sub>i</sub> เป็นอัตราขยายคิดจากขาเข้าของตัวอินทิเกรตแต่ละตัวไปยังขาออก ของตัวแปลง ค่า A<sub>i</sub> ของตัวอินทิเกรตขั้นตอนต่าง ๆ แสดงในตารางที่ 3.8 จากสมการที่ 3.25 เห็น ได้ว่าสัญญาณรบกวนจากตัวอินทิเกรตขั้นตอนหลัง ๆ จะส่งผลต่อสัญญาณรบกวนรวมน้อยลง เพื่อความง่ายจะเขียนสมการที่ 3.25 ในรูปตัวแปรใหม่ a<sub>i</sub> ดังแสดงในสมการที่ 3.26

ค่า A <sub>i</sub>	$A_1$	$A_2$	$A_3$	$A_4$
ในรูปพารามิเตอร์ระบบ	1	2	$\frac{2}{Gb1 \cdot a1}$	$\frac{2}{Gb1 \cdot Ga1 \cdot a1 \cdot a2}$
ค่าที่เป็นตัวเลข	1	2	8	8

ตารางที่ 3.8 ค่าอัตราขยายคิดจากขาเข้าของตัวอินทิเกรตแต่ละตัวไปยังขาออกของตัวแปลง

$$P_{N,Total} = a_1 P_{N1} + a_2 P_{N2} + a_3 P_{N3} + a_4 P_{N4}$$
(3.26)

จากสมการที่ 3.24 และสมการที่ 3.26 เห็นได้ว่ามี P<sub>N1</sub>, P<sub>N2</sub>, P<sub>N3</sub> และ P<sub>N4</sub> เป็นตัว แปรอิสระในการหาค่าต่ำสุดของกำลังรวม P<sub>OP,Total</sub> โดยมีกำลังงานสัญญาณรบกวนรวม P<sub>N,Total</sub> ที่ กำหนดให้เป็นเงื่อนไขบังคับ ค่าสัญญาณรบกวนในแต่ละขั้นตอนที่ทำให้การกินกำลังงานมีค่าต่ำ สุด (P<sub>N1</sub>, P<sub>N2</sub>, P<sub>N3</sub>, P<sub>N4</sub>) สามารถหาได้จากกรรมวิธีทางแคลคูลัส ซึ่งได้ผลเป็น

$$\hat{P}_{Ni} = \sqrt{\frac{K_{Pi} SR_i}{\lambda a_i}}$$
(3.27)

โดยที่ 
$$\sqrt{\lambda} = \frac{\sqrt{a_1 K_{P1} S R_1 + \sqrt{a_2 K_{P2} S R_2} + \sqrt{a_3 K_{P3} S R_3 + \sqrt{a_4 K_{P4} S R_4}}}{P_{N,Total}}$$

3.4.3 ผลการออปติไมซ์

ในการออกแบบนี้จะทำการออปติไมซ์เฉพาะตัวอินทิเกรตสามขั้นตอนแรกโดยไม่ นำตัวอินทิเกรตในขั้นตอนสุดท้ายมาร่วมในการออปติไมซ์ด้วยเพราะตัวเก็บประจุในขั้นตอนสุด ท้ายจะถูกจำกัดด้วยความสามารถในการเข้าคู่ (Matching) ของเทคโนโลยี อีกทั้งสัญญาณรบกวน จากตัวอินทิเกรตตัวสุดท้ายจะส่งผลต่อกำลังงานสัญญาณรบกวนรวมน้อยมากจนสามารถละเลย ได้ โดยกำหนดให้สัญญาณรบกวนอิเล็กทรอนิกส์รวม *P<sub>N,Total</sub>* มีขนาด –103 dB เทียบกับขนาดแรง ดันอ้างอิงที่ ± 0.8 โวลต์ (0dB=1.28 W) ผลการออปติไมซ์กำลังงานแสดงดังตารางที่ 3.9

ตารางที่ 3.9 กำลังงานสัญญาณรบกวนและการกินกำลังงานที่ได้จากการออปติไมซ์

ตัวอินทิเกรต	สัญญาณรบกวน	การกินกำลังงาน	$C_{C}$	$C_{in}$	$I_{D1}$	$I_{D6}$
	$P_{\scriptscriptstyle Ni}$ (dB)	(mW)	(pF)	(pF)	(mA)	(mA)
1	-88.5	56	6.4	15.7	1.74	6.76
2	-79.8	5.3	1	1.75	0.22	0.6
3	-73.6	2.0	0.25	0.54	0.063	0.25



กำหนดขนาดสัญญาณรบกวนรวมให้

รูปที่ 3.20 แสดงจุดการกินกำลังงานต่ำสุดของตัวอินทิเกรตตัวทั้งสามขั้นตอนแรก เมื่อกำหนดขนาดสัญญาณรบกวนรวมให้ ผิวโค้งในปริภูมิสามมิติ (ของปริมาณสัญญาณรบกวน จากตัวอินทิเกรตแต่ละตัว) แสดงถึงจุดที่สัญญาณรบกวนรวมมีค่าตามที่กำหนดให้ (-103 dB) เส้น คอนทัวร์บนผิวโค้งแต่ละเส้นแสดงถึงจุดที่การกินกำลังงานจากตัวอินทิเกรตทั้งสามตัวมีค่าเท่ากัน บนเงื่อนไขบังคับปริมาณสัญญาณรบกวนรวม จะเห็นได้ว่าจะมีจุดบนผิวโค้งอยู่จุดหนึ่งที่การกิน กำลังงานมีค่าต่ำสุด

อย่างไรก็ตามผลการออปติไมซ์ดังกล่าวเป็นเพียงค่าเริ่มต้นในการออกแบบระดับ วงจร โดยในการออกแบบจริงจะต้องทำการปรับขนาดกระแสอย่างละเอียดอีกครั้งหนึ่งเพื่อชดเชย ผลจากตัวเก็บประจุปรสิตต่าง ๆ เพื่อให้ออปแอมป์เป็นไปตามข้อกำหนดทางด้านความเร็วตามใน หัวข้อ 3.3.1 และค่ากำลังงานที่แสดงไว้ในตารางที่ 3.7 เป็นการกินกำลังงานของออปแอมป์หลัก เท่านั้น ยังไม่รวมไปถึงส่วนอื่น ๆ เช่น วงจรไบอัส วงจรป้อนกลับโหมดร่วมเป็นต้น

# 3.5 **ส**รุป

ในบทนี้ได้กล่าวถึง การเลือกโครงสร้างของตัวมอดูเลเตอร์ โครงสร้างวงจรของตัว มอดูเลเตอร์ การหาข้อกำหนดของแต่ละองค์ประกอบในระดับสถาปัตยกรรมโดยการจำลองเชิง พฤติกรรม และการออปติไมซ์กำลังงาน ในวิทยานิพนธ์นี้พิจารณาเลือกใช้มอดูเลเตอร์โครงสร้างต่อเรียง 2-1-1 ที่มีอัตรา การสุ่มตัวอย่างเกิน 32 เท่า และมีตัวควอนไทซ์ 3 บิต ในขั้นตอนสุดท้าย เนื่องจากโดยการประเมิน แล้วการกินกำลังมีค่าไม่มากเกินไป ในขณะที่ความแม่นยำของอัตราขยายระหว่างชั้นแรกกับชั้นที่ สองอยู่ในขอบเขตที่สามารถสร้างขึ้นได้ในเทคโนโลยีวงจรรวม และการเลือกโครงสร้างต่อเรียงนี้ ทำให้ไม่ต้องคำนึงถึงปัญหาทางด้านเสถียรภาพของระบบ โครงสร้างมอดูเลเตอร์ที่ได้นำไปสู่การ กำหนดโครงสร้างทางวงจรของมอดูเลเตอร์ โดยมีการพิจารณาในหลายแง่ทั้งความเป็นไปได้ใน การสร้างและการลดการกินกำลังงาน อันได้แก่ การใช้วงจรแบบผลต่าง การเลือกรูปแบบการป้อน กลับในตัวอินทิเกรต และการเลือกขนาดแรงดันอ้างอิงของตัวแปลง

จากการจำลองเชิงพฤติกรรมพบว่า ข้อกำหนดด้าน อัตราขยายวงรอบเปิดไฟตรง ของออปแอมป์ อัตราสลูว์ของออปแอมป์และแบนด์วิดท์ของตัวอินทิเกรต แต่ละตัวต้องมีค่ามาก เพียงพอจึงทำให้มอดูเลเตอร์ทั้งระบบสามารถแปลงสัญญาณให้เป็นข้อมูลที่มีอัตราส่วนสัญญาณ ต่อสัญญาณรบกวนในระดับที่กำหนดได้ ตัวอินทิเกรตในมอดูเลเตอร์ชั้นแรกต้องมี อัตราขยายวง รอบเปิดไฟตรงของออปแอมป์ อัตราสลูว์ของออปแอมป์และแบนด์วิดท์ของตัวอินทิเกรต มากกว่า ตัวอินทิเกรตในมอดูเลเตอร์ชั้นถัดมา ในส่วนของตัวควอนไทซ์ ค่าออฟเซตและฮีสเทอร์ซีสของตัว เปรียบเทียบสามารถแปรปรวนได้ภายในขอบเขตอันหนึ่งโดยไม่ทำให้อัตราส่วนสัญญาณต่อ สัญญาณรบกวนและความเพี้ยนลดลง ซึ่งข้อกำหนดของตัวเปรียบเทียบในตัวแปลงแบบเดลต้า ชิกม่านี้จะง่ายกว่าข้อกำหนดของตัวเปรียบเทียบของตัวแปลงแบบอัตราไนควิสต์ที่ความละเอียด เดียวกันมาก

การออปติไมซ์กำลังงานสามารถแบ่งออกได้สองส่วนคือ การออปติไมซ์กำลังงาน ในระดับตัวอินทิเกรต และการออปติไมซ์กำลังงานในระดับสถาปัตยกรรม ผลที่ได้จากการ ออปติไมซ์ในระดับตัวอินทิเกรต คือ ในจุดที่การกินกำลังงานต่ำสุด การกินกำลังงานของ ออปแอมป์จะแปรผกผันกับขนาดสัญญาณรบกวนรวมของตัวอินทิเกรต และผลที่ได้จากการ ออปติไมซ์ในระดับสถาปัตยกรรม คือ การกินกำลังงานและกำลังงานสัญญาณรบกวนของตัว อินทิเกรตแต่ละตัว โดยตัวอินทิเกรตในขั้นตอนแรกสุดเป็นตัวอินทิเกรตที่มีภาระสัญญาณรบกวน และการกินกำลังงานมากที่สุด ในขณะที่ตัวอินทิเกรตในขั้นตอนถัดมามีภาระสัญญาณรบกวน และการกินกำลังงานลดลงเป็นลำดับ นอกจากนี้การออปติไมซ์ยังให้ ขนาดของตัวเก็บประจุที่เหมาะ สม ค่าความต้านทานรวมของสวิตซ์ และขนาดกระแสไบอัสสถิตในออปแอมป์ของตัวอินทิเกรตแต่ ละขั้นตอนซึ่งจะถูกนำไปใช้ในการออกแบบตัวอินทิเกรตในระดับวงจรต่อไป
#### บทที่ 4

#### การออกแบบวงจร

ในบทนี้จะกล่าวถึงการออกแบบองค์ประกอบต่าง ๆ ในระดับวงจรและการวาดผัง วงจรรวมในแต่ละองค์ประกอบเพื่อให้ได้สมถรรนะตามข้อกำหนดจากการจำลองเชิงพฤติกรรม และกระบวนการออปติไมซ์ในบทที่แล้ว องค์ประกอบในระดับวงจรในตัวมอดูเลเตอร์แบบเดลต้า ซิกม่า ได้แก่ ออปแอมป์ ตัวเปรียบเทียบ วงจรสร้างแรงดันอ้างอิง วงจรสร้างกระแสไบอัส วงจร กำเนิดสัญญาณนาฬิกา และวงจรสวิตช์ปั๊มประจุ

#### 4.1 ออปแอมป์

## 4.1.1 การเลือกโครงสร้างของออปแอมป์

ในการเลือกโครงสร้างของออปแอมป์เพื่อให้สามารถทำงานได้ตามข้อกำหนดจาก ระดับสถาปัตยกรรมและมีการกินกำลังงานที่ต่ำ จะต้องพิจารณาในแง่ต่าง ๆ อันได้แก่ อัตราขยาย ไฟตรง ช่วงแกว่งสัญญาณขาออก สัญญาณรบกวน และการกินกำลังงาน

ในด้านอัตราขยายไฟตรง ออปแอมป์ที่ใช้ต้องมีอัตราขยายไฟตรงได้ถึงในระดับ 90 dB ดังนั้นออปแอมป์ต้องมีอัตราขยายอยู่ในอันดับ ( $g_m r_o$ )<sup>3</sup> โครงสร้างที่สามารถให้อัตรา ขยายในขนาดดังกล่าวได้ คือ ออปแอมป์ชนิดสองขั้นตอนที่มีขั้นตอนขาเข้าเป็นรูปแบบเทเลสโคปิก (Telescopic) หรือแบบคาสโคดพับ (Folded cascode) หรือออปแอมป์แบบขั้นตอนเดียวที่ใช้ เทคนิคอิมพีแดนซ์ขาออกแบบเอ็นฮานซ์เมนต์ (Enhanced output-impedance) โครงสร้างทั้งสาม แบบแสดงในรูปที่ 4.1 โดยเลือกใช้รูปแบบที่ให้สัญญาณขยายผ่านทรานซิสเตอร์ชนิดเอ็นในขั้น ตอนขาออกเพื่อให้โพลปรสิตของออปแอมป์อยู่ที่ความถี่สูงกว่าในกรณีสัญญาณขยายผ่าน ทรานซิสเตอร์ชนิดพี และในขั้นนี้จะยังไม่พิจารณาในเรื่องการชดเซย

โครงสร้างของออปแอมป์สองขั้นตอนทั้งสองแบบมีโครงสร้างดังรูปที่ 4.1ก และ 4.1ข ออปแอมป์ทั้งสองแบบนี้มีทรานซิสเตอร์ในขั้นตอนขาออกต่ออยู่ในรูปแบบซอร์สร่วม ทำให้ ช่วงแกว่งขาออกกว้าง สัญญาณสามารถแกว่งได้ในช่วง  $V_{dd} - V_{ds,NNOS}^{sat} - |V_{ds,PMOS}^{sat}|$  ในขณะที่ แบบขั้นตอนเดียวที่ใช้เทคนิคอิมพีแดนซ์ขาออกแบบเอ็นฮานซ์เมนต์ซึ่งแสดงในรูปที่ 4.1ค มีช่วง แกว่งขาออกแคบกว่า สัญญาณสามารถแกว่งได้ในช่วง  $V_{dd} - 2V_{ds,NNOS}^{sat} - 2|V_{ds,PMOS}^{sat}|$  ดังได้ กล่าวไปแล้วในหัวข้อ 3.2.3 ถ้าช่วงแกว่งสัญญาณแคบเกินไปทำให้ต้องใช้ตัวเก็บประจุสุ่มตัว อย่างขนาดใหญ่ ส่งผลให้ออปแอมป์กินกำลังงานมาก นอกจากนี้การลดขนาดของแรงดันอิ่มตัว









- (ก) ออปแอมป์สองขั้นตอนที่มีขั้นตอนขาเข้าเป็นแบบเทเลสโคปิก
- (ข) ออปแอมป์สองขั้นตอนที่มีขั้นตอนขาเข้าเป็นแบบคาสโคดพับ
- (ค) ออปแอมป์ขั้นตอนเดียวที่ใช้เทคนิคอิมพีแดนซ์ขาออกแบบเอ็นฮานซ์เมนต์

ของทรานซิสเตอร์ขาออกในแบบขั้นตอนเดียวที่ใช้เทคนิคดังกล่าวให้เท่ากับแบบสองขั้นตอนจะทำ ให้ตัวเก็บประจุปรสิตมีค่าเพิ่มขึ้นสี่เท่าโดยประมาณ ซึ่งทำให้วงจรทำงานได้ช้าลง

ในด้านสัญญาณรบกวน ออปแอมป์ในรูปแบบเทเลสโคปิกมีทรานซิสเตอร์กำเนิด 4สัญญาณรบกวนหลักจำนวนสี่ตัว ในขณะที่แบบคาสโคดพับและแบบขั้นตอนเดียวที่ใช้เทคนิค อิมพีแดนซ์ขาออกแบบเอ็นฮานซ์เมนต์มีทรานซิสเตอร์กำเนิดสัญญาณรบกวนหลักหกตัว สำหรับ ตัวแปลงความละเอียดสูง ออปแอมป์ที่ใช้ควรจะมีสัญญาณรบกวนต่ำที่สุดเท่าที่จะเป็นไปได้

ในด้านการกินกระแส ออปแอมป์แบบคาสโคดพับใช้กระแสในขั้นตอนขาเข้าเป็น สองเท่าของแบบเทเลสโคปิกเพื่อให้ได้สมรรถนะทางด้านแบนด์วิดท์ที่เท่ากันโดยประมาณ ในขณะ ที่แบบเทเลสโคปิกต้องการแรงดันของแหล่งจ่ายที่สูงกว่าแบบคาสโคดพับ เพื่อให้ทรานซิสเตอร์ที่ ต่อคาสโคดกันอยู่ยังสามารถทำงานอยู่ในย่านอิ่มตัว ส่วนออปแอมป์แบบขั้นตอนเดียว กระแสใน แต่ละกิ่งจะต้องมีขนาดใกล้เคียงกับกระแสในขั้นตอนขาออกของออปแอมป์สองขั้นตอนเพื่อให้ สามารถขับโหลดในขนาดเดียวกันได้ ยิ่งไปกว่านั้น การใช้เทคนิคอิมพีแดนซ์ขาออกแบบเอ็นฮานซ์ เมนต์ทำให้ต้องเสียกำลังงานไปในตัวขยายเอ็นฮานซ์เมนต์อีกส่วนหนึ่งด้วย

ภายใต้ข้อกำหนดแรงดันแหล่งจ่ายขนาด 3.3 โวลต์ ออปแอมป์สองขั้นตอนแบบ เทเลสโคปิกเป็นรูปแบบที่มีความเหมาะสมในการสร้างมากที่สุด ทั้งในด้านการกินกำลังงาน จำนวนทรานซิสเตอร์กำเนิดสัญญาณรบกวนหลัก และช่วงแกว่งสัญญาณขาออก ในวิทยานิพนธ์ นี้จึงเลือกใช้ ออปแอมป์สองขั้นตอนแบบเทเลสโคปิกในตัวอินทิเกรต

# 4.1.2 การเลือกรูปแบบการชดเชยในออปแอมป์

ในตัวอินทิเกรตแบนด์วิดท์กว้าง ออปแอมป์ที่ใช้ต้องมีความถี่อัตราขยายเป็นหนึ่ง ที่สูง และมีโพลปรสิตวงรอบเปิด (Open-loop parasitic pole) ที่ความถี่สูงเพียงพอเมื่อออปแอมป์ ถูกป้อนกลับแล้วยังคงสูงกว่าโพลเด่นค่าจริง (Real dominant pole) ของระบบ เพื่อให้ระบบทั้งมี เสถียรภาพและสามารถประมาณได้เป็นระบบโพลเดี่ยว อย่างไรก็ตาม ความถี่ของโพลปรสิต วงรอบเปิดก็ขึ้นกับรูปแบบการชดเซย ดังนั้นจึงต้องศึกษาเปรียบเทียบรูปแบบการชดเซยเพื่อเลือก รูปแบบการชดเซยที่เหมาะสมที่ให้แบนด์วิดท์ที่กว้างกว่าและการกินกำลังงานต่ำกว่า ออปแอมป์ สองขั้นตอนแบบเทเลสโคปิกตามที่ได้เลือกจากหัวข้อที่ 4.1.1 สามารถชดเซยได้สามรูปแบบ คือ (1) การชดเซยแบบคาสโคด (Cascode compensation) (2) การชดเซยแบบมิลเลอร์ (Miller compensation) และ (3) การชดเซยแบบคาสโคดปรับปรุง (Modified cascode compensation) ดังรูปที่ 4.2ก



**รูปที่ 4.2** ออปแอมป์สองขั้นตอนที่มีการชดเชยแบบต่าง ๆ (ก) ออปแอมป์สองขั้นตอนซึ่งการชดเชยเป็นไปได้หลายรูปแบบ

(1) การขดเซยแบบคาสโคด (Cascode compensation)

(2) การชดเชยแบบมิลเลอร์ (Miller compensation)

(3) การขดเชยแบบคาสโคดปรับปรุง (Modified cascode compensation)

(ข) รูปวงจรเต็มของออปแอมป์ที่มีการชดเชยแบบคาสโคดปรับปรุง ซึ่งใช้ในวิทยานิพนธ์นี้

ในการชดเชยแบบมิลเลอร์ซึ่งเป็นการชดเชยแบบมาตรฐาน ตัวเก็บประจุชดเชย ต่อคร่อมระหว่างขาออกของออปแอมป์และขาเกตของทรานซิสเตอร์ขยายขาออก M5 ในการชด เชยแบบคาสโคด [21] ตัวเก็บประจุชดเชยต่ออยู่ระหว่างขาออกของออปแอมป์และขาเดรนของ ทรานซิสเตอร์ขาเข้า และในการชดเชยแบบคาสโคดปรับปรุงซึ่งได้ดัดแปลงมาจากงานวิจัยของ Ahuja [22] ซึ่งแสดงในรูปที่ 4.3 ตัวเก็บประจุชดเชยต่ออยู่ระหว่างขาออกของออปแอมป์และขา เดรนของทรานซิสเตอร์แหล่งกระแสในขั้นตอนขาเข้า M4 การชดเชยแบบคาสโคดปรับปรุงนี้ได้ การย้ายหน้าที่ทรานซิสเตอร์ชนิดพี M8 ในแบบของ Ahuja มารวมอยู่ที่ทรานซิสเตอร์ชนิดเอ็น M3 ในแบบคาสโคดปรับปรุง ดังนั้นทรานซิสเตอร์ M3 ในแบบคาสโคดปรับปรุงจึงทำหน้าที่เป็นทั้งส่วน หนึ่งของการชดเซยและส่วนหนึ่งของโหลดคาสโคด การชดเซยแบบคาสโคดปรับปรุงและแบบของ Ahuja มีแบบจำลองสัญญาณขนาดเล็กเหมือนกันดังแสดงในรูปที่ 4.5 การปรับปรุงดังกล่าวทำให้ โพลปรสิตจากการชดเซยอยู่ที่ความถี่สูงกว่าเดิมเนื่องจากใช้ทรานซิสเตอร์ชนิดเอ็น M3 แทน ทรานซิสเตอร์ชนิดพี M8 และลดการกินกำลังงานเนื่องจากลดกระแสลงไปสองกิ่ง (ในกรณีที่ใช้ การชดเซยแบบ Ahuja ในออปแอมป์แบบแบบผลต่าง) ได้มีงานวิจัย [2][23] แสดงว่าการชดเซย แบบคาสโคดปกติสามารถให้แบนด์วิดท์มากกว่าการชดเซยแบบมิลเลอร์ ดังนั้นในวิทยานิพนธ์นี้จึง เปรียบเทียบแบนด์วิดท์ระหว่างการชดเซยแบบคาสโคดปกติกับการชดเซยแบบคาสโคดปรับปรุง ซึ่งให้ผลว่า การชดเซยแบบคาสโคดปรับปรุงสามารถให้แบนด์วิดท์มากกว่าการชดเซยแบบคาส โคดปกติ ภายใต้การกินกำลังงานที่เท่ากัน



**รูปที่ 4.3** ออปแอมป์สองขั้นตอนที่มีการชดเซยตามที่ Ahuja เสนอ

โดยการใช้แบบจำลองสัญญาณขนาดเล็ก ในการวิเคราะห์การชดเซยแบบคาส โคดปกติซึ่งแสดงในรูปที่ 4.4(ก) พบว่าออปแอมป์มี โพลค่าจริงที่ความถี่ต่ำ P<sub>i</sub> หนึ่งโพล โพลค่า เชิงซ้อนที่ความถี่สูง P<sub>2,3</sub> สองโพล และศูนย์ค่าจริง Z<sub>1,2</sub> สองศูนย์ ความถี่อัตราขยายเป็นหนึ่ง  $\omega_u$  มี ค่าเป็น

$$\omega_u = g_{m1} / C_C \tag{4.1}$$

โพลค่าเชิงซ้อนที่ความถี่สูงสองโพล P<sub>2,3</sub> เป็นรากของสมการ

$$s^{2} [(C_{gd5} + C_{2})(C_{C} + C_{L})C_{1} + (C_{C} + C_{1})C_{2}C_{gd5} + (C_{gd5} + C_{2})C_{C}C_{L}] + s [g_{m2}C_{2}(C_{L} + C_{C} + C_{gd5}) + g_{m2}C_{gd5}C_{L} + g_{m5}C_{gd5}(C_{C} + C_{1})] + s [g_{m2}g_{m5}(C_{gd5} + C_{C})] = 0$$

$$(4.2)$$



**รูปที่ 4.4ก** แบบจำลองสัญญาณขนาดเล็กของออปแอมป์ที่มีการชดเชยแบบคาสโคดปกติ



**รูปที่ 4.4ข** แบบจำลองสัญญาณขนาดเล็กของออปแอมป์ที่มีการชดเชยแบบคาสโคดปรับปรุง และศูนย์ค่าจริงอยู่ที่

$$Z_{1,2} = \pm \sqrt{gm_2 gm_5 / C_2 C_C}$$
(4.3)

สำหรับการชดเชยแบบคาสโคดปรับปรุงซึ่งมีแบบจำลองสัญญาณขนาดเล็กแสดง ในรูปที่ 4.4(ข) พบว่าออปแอมป์มี โพลค่าจริงที่ความถี่ต่ำ P<sub>1</sub> หนึ่งโพล และที่ความถี่สูง P<sub>4</sub> หนึ่ง โพล โพลค่าเชิงซ้อนที่ความถี่สูง P<sub>2,3</sub> สองโพล และศูนย์ค่าจริง Z<sub>1</sub> หนึ่งศูนย์บนฝั่งซ้ายของแกน จินตภาพ ความถี่อัตราขยายเป็นหนึ่ง *a* มีค่าเป็น

$$\omega_u = g_{m1} / C_C \tag{4.4}$$

โพลค่าเชิงซ้อนที่ความถี่สูงสองโพล P<sub>2,3</sub> เป็นรากของสมการ

$$s^{2} \left[ \left( C_{gd5} + C_{2} \right) \left( C_{C} + C_{L} \right) C_{3} + \left( C_{C} + C_{3} \right) C_{2} C_{gd5} + \left( C_{gd5} + C_{2} \right) C_{C} C_{L} \right] + s \left[ g_{m3} C_{2} \left( C_{L} + C_{C} + C_{gd5} \right) + g_{m3} C_{gd5} C_{L} + g_{m5} C_{gd5} \left( C_{C} + C_{3} \right) \right] + s \left[ g_{m3} g_{m5} \left( C_{gd5} + C_{C} \right) \right] = 0$$

$$(4.5)$$

โพลค่าจริงที่ความถี่สูงอยู่ที่

$$P_4 = -g_{m2} / C_1 \tag{4.6}$$

และศูนย์ค่าจริงอยู่ที่

$$Z_1 = -g_{m3} / C_C (4.7)$$

เห็นได้ว่า ด้วยการชดเชยทั้งสองแบบ ความถี่อัตราขยายเป็นหนึ่งอยู่ที่ค่าเดียวกัน และ สมการที่ 4.2 และสมการที่ 4.5 ซึ่งแสดงตำแหน่งโพลเชิงซ้อนมีรูปแบบเดียวกัน แต่มีจุดแตก

ต่างกันสองจุดคือ  ${m g}_{m2}$  และ  $C_1$  ในสมการที่ 4.2 ถูกแทนที่ด้วย  ${m g}_{m3}$ และ  $C_3$  ในสมการที่ 4.5

ผลการเปรียบเทียบตำแหน่งโพลเซิงซ้อนของออปแอมป์จากการชดเซยทั้งสองรูป แบบ โดยกำหนดให้ออปแอมป์มีกระแสไบแอส  $I_1$  และ  $I_6$  เท่ากัน มีขนาดทรานซิสเตอร์เท่ากัน มีตัว เก็บประจุโหลดและชดเซยเท่ากัน พบว่าการชดเซยแบบคาสโคดปรับปรุงให้โพลเซิงซ้อนซึ่งมี ความถี่จริงสูงกว่าจากแบบคาดโคสปกติ ที่เป็นดังนี้ เนื่องมาจากในสมการของการชดเซยแบบ คาสโคดปรับปรุง ค่า  $g_{m3}$  และ  $C_3$  เป็นทรานสคอนดัคแตนช์และตัวเก็บประจุแฝงจาก ทรานซิสเตอร์ชนิดเอ็น ในขณะที่ในสมการของการชดเซยแบบคาสโคดปกติ ค่า  $g_{m2}$  และ  $C_1$ เป็นทรานสคอนดัคแตนซ์และตัวเก็บประจุแฝงจากทรานซิสเตอร์ชนิดพี ผลการเปรียบเทียบ ตำแหน่งโพลและศูนย์ระหว่างการชดเซยทั้งสองรูปแบบผลหนึ่งแสดงในตารางที่ 4.1 ซึ่งแสดงให้ เห็นว่าความถี่จริงของโพลเชิงซ้อนของการชดเซยแบบคาสโคดปรับปรุงสูงกว่าแบบคาสโคดปกติ

ตารางที่ 4.1 ตารางเปรียบเทียบตำแหน่งโพลและศูนย์วงรอบเปิดของ ออปแอมป์ที่มีการชดเซยแบบคาสโคดปกติและคาสโคดปรับปรุง โดยที่ออปแอมป์ทั้งสอง

โพลและศูนย์	การชดเซยแบบคาสโคดปกติ	การชดเชยแบบคาสโคดปรับปรุง		
$P_{1}$	-11 kHz	-3.3kHz		
P <sub>2,3</sub>	- <u>119</u> ± 458 <b>i</b> MHz	- <u>313</u> ± 752 <b>i</b> MHz		
$P_4$	ายหมูงเยบ	-889 MHz		
$Z_1$	-1 GHz	-565 MHz		
$Z_2$	940 MHz			

มี  $I_1$  = 0.3mA,  $I_6$  =1 mA,  $C_C$  =1pF,  $C_L$  = 1.8pF,  $\omega_u$  = 280 MHz

เมื่อออปแอมป์ถูกป้อนกลับ โพลเซิงซ้อนดังกล่าวจะเดินทางลงสู่ความถี่ต่ำใน ขณะที่โพลจริงจากความถี่ต่ำเดินทางขึ้นสู่ความถี่สูง ซึ่งแสดงได้ตามทางเดินรากในรูปที่ 4.5 ใน การออกแบบ จะต้องควบคุมการป้อนกลับออปแอมป์ให้โพลจริงยังอยู่ที่ความถี่ต่ำกว่าโพลเซิงซ้อน ที่เดินทางลงมา ซึ่งระบบป้อนกลับจะยังคงสามารถประมาณได้เป็นระบบอันดับหนึ่งที่มีแบนด์วิดท์ อยู่ที่โพลจริงตัวดังกล่าว ดังนั้นออปแอมป์ที่มีค่าจริงของโพลเซิงซ้อนวงรอบเปิดที่ความถี่สูงกว่าจะ





สามารถสร้างให้มีแบนด์วิดท์ที่กว้างกว่าออปแอมป์ที่มีค่าจริงของโพลเชิงซ้อนวงรอบเปิดที่ความถี่ ต่ำกว่าได้ ดังนั้นออปแอมป์ที่มีการชดเชยแบบคาสโคดปรับปรุงสามารถสร้างให้มีแบนด์วิดท์ที่สูง กว่าแบบคาสโคดปกติได้

นอกจากนี้ ศูนย์ทางด้านซ้ายของแกนจินตภาพใกล้ความถี่อัตราขยายเป็นหนึ่ง ในการชดเซยแบบคาสโคดปรับปรุงส่งผลให้ส่วนเผื่อเฟสมีค่าเพิ่มขึ้นและปรับปรุงการเข้าที่ให้เร็ว กว่าการเข้าที่จากการชดเซยแบบคาสโคดปกติเล็กน้อย รูปที่ 4.6 แสดงผลการเปรียบเทียบส่วน เผื่อเฟสเทียบกับความถี่อัตราขยายเป็นหนึ่งระหว่างการชดเซยทั้งสองรูปแบบเมื่อกำหนดให้ออป แอมป์ที่ชดเซยทั้งสองวิธีมีการกินกำลังงานเท่ากัน โดยการปรับความถี่อัตราขยายเป็นหนึ่งจาก ขนาดทรานซิสเตอร์ขาเข้า โพลและศูนย์อื่น ๆ ยังอยู่ที่ตำแหน่งเดิม ดังนั้นเมื่อความถี่อัตราขยาย เป็นหนึ่งมีค่าเพิ่มขึ้น ส่วนเผื่อเฟสจึงมีค่าลดลง เห็นได้ว่าที่ความถี่อัตราขยายเป็นหนึ่งที่เท่ากัน ส่วนเผื่อเฟสของการชดเชยแบบคาสโคดปรับปรุงจะมีค่าสูงกว่าส่วนเผื่อเฟสของแบบคาสโคดปกติ จากข้อดีหลายประการของการชดเชยแบบคาสโคดปรับปรุง

ตามรูปแบบของออปแอมป์นี้ อัตราสลูว์มีค่าโดยประมาณเป็น

$$SR = \min(\frac{2I_{D1}}{C_{C}}, \frac{2I_{D6}}{C_{C} + C_{L}})$$
(4.8)



**รูปที่ 4.6** ผลการเปรียบเทียบส่วนเผื่อเฟสเทียบกับความถี่อัตราขยายเป็นหนึ่ง ระหว่างการชดเชยทั้งสองรูปแบบ เมื่อออปแอมป์มีการกินกำลังงานที่เท่ากัน

อย่างไรก็ตาม การชดเซยแบบคาสโคดปรับปรุงมีข้อเสียในด้านอัตราการสลูว์อยู่ เล็กน้อย กล่าวคือ ขณะออปแอมป์อยู่ในภาวะสลูว์ อัตราการสลูว์ขาลงในข้างหนึ่งของออปแอมป์ จะมีค่าน้อยกว่าอัตราสลูว์ขาขึ้นในอีกด้านหนึ่งดังแสดงในรูปที่ 4.7 ดังนั้นผลรวมของอัตราสลูว์ที่ ปรากฏทั้งสองข้างของขาออกจะมีค่าน้อยกว่าตามสมการที่ 4.8 อยู่เล็กน้อย ทำให้ในการออกแบบ ต้องเพิ่มขนาดกระแสในทั้งสองกิ่งของออปแอมป์อีกเล็กน้อย เพื่อให้อัตราสลูว์ของออปแอมป์ผ่าน ตามข้อกำหนด



**รูปที่ 4.7** อัตราการสลูว์ที่ขาออกของออปแอมป์ที่มีการชดเชยแบบคาสโคดปรับปรุง

#### 4.1.3 การออกแบบออปแอมป์

้ออปแอมป์ที่ใช้มีโพลสี่โพลและมีศูนย์หนึ่งศูนย์ ออปแอมป์ดังกล่าวเมื่อถูกป้อน กลับ โพลจริงที่ความถี่ต่ำ  $P_1$  จะเดินทางขึ้นมาที่ความถี่สูง โพลจริงที่ความถี่สูง  $P_4$  จะเดินทางขึ้น ไปที่ความถี่สูงขึ้นโดยจะไม่ส่งผลต่อระบบมากนัก และโพลเชิงซ้อนทั้งสองโพล  $P_2$  และ  $P_3$  จะเดิน ทางลงมาที่ความถี่จริงค่าต่ำลงโดยที่ความถี่จินตภาพไม่เปลี่ยนแปลงมากนัก ทางเดินรากของ โพลอันเนื่องมาจากผลของตัวประกอบป้อนกลับที่ค่าความถี่อัตราขยายเป็นหนึ่งคงที่ค่าหนึ่งแสดง ใน<sub>วิ</sub>ปที่ 4.5 อย่างไรก็ตามความถี่อัต<mark>ราขยายเป็นหนึ่</mark>งของออปแอมป์เป็นตัวกำหนดตำแหน่งโพล วงรอบปิดของระบบอีกตัวหนึ่ง ตำแหน่งของโพลวงรอบปิดของออปแอมป์เมื่อออปแอมป์มีค่า ความถี่อัตราขยายเป็นหนึ่งต่างกันโดยการป้อนกลับที่ค่าตัวประกอบป้อนกลับค่าเดียวกันแสดงใน รูปที่ 4.8 โพลสำคัญที่มีผลต่อแบนด์วิดท์และการเข้าที่ของตัวอินทิเกรตคือ โพล P1 P2 และP3 ถ้าออปแอมป์ถูกป้อนกลับด้วยตัวประกอบป้อนกลับค่าต่ำหรือออปแอมป์มีความถี่อัตราขยายเป็น หนึ่งไม่สูงมาก เมื่อป้อนกลับแล้ว โพลจริง  $P_1$  จะอยู่ที่ความถี่ต่ำกว่าความถี่จริงของโพลเชิงซ้อน  $P_2$ และ P3 แสดงได้ดังตำแหน่งโพลชุด A ในรูปที่ 4.8 การเข้าที่ของตัวอินทิเกรตนี้สามารถประมาณ ได้เป็นการเข้าที่ของระบบที่มีโพลจริง P<sub>1</sub> อยู่โพลเดียว และแบนด์วิดท์ของตัวอินทิเกรตสามารถ ประมาณได้เป็นความถี่ของโพลจริง P<sub>1</sub> แต่ถ้าออปแอมป์ถูกป้อนกลับด้วยตัวประกอบป้อนกลับค่า มากหรือออปแอมป์มีความถี่อัตราขยายเป็นหนึ่งสูง เมื่อป้อนกลับแล้ว โพลเชิงซ้อน  $P_2$  และ  $P_3$  จะมี ค่าความถี่จริงอยู่ต่ำกว่าความถี่โพลจริง P, แสดงได้ดังตำแหน่งโพลชุด C ในรูปที่ 4.8 การเข้าที่ ของตัวอินทิเกรตนี้สามารถประมาณได้เป็นการเข้าที่ของระบบอันดับสองที่มีโพลเชิงซ้อนอยู่ที่ P2 และ  $P_3$  และแบนด์วิดท์ของตัวอินทิเกรตสามารถประมาณได้เป็นความถี่จริงของโพลเชิงซ้อน  $P_2$ และ P3 แบนด์วิดท์ของทั้งสองกรณีนี้ยังไม่เป็นแบนด์วิดท์สูงสุดที่ตัวอินทิเกรตสามารถให้ได้ภาย ใต้ตำแหน่งโพลเชิงซ้อนวงรอบเปิดที่กำหนดให้ชุดหนึ่ง

ดังนั้นสำหรับตัวอินทิเกรตซึ่งมีตัวประกอบป้อนกลับที่แน่นอนค่าหนึ่ง จะมีความถี่ อัตราขยายเป็นหนึ่งของออปแอมป์ค่าหนึ่งเป็นค่าที่เหมาะสมสำหรับตัวประกอบป้อนกลับค่าดัง กล่าวที่ทำให้ตัวอินทิเกรตมีแบนด์วิดท์สูงสุดได้ ดังแสดงได้ดังตำแหน่งโพลชุด B ในรูปที่ 4.8 ระบบสามารถให้แบนด์วิดท์สูงสุดเมื่อตำแหน่งโพลเชิงซ้อน P<sub>2</sub> และ P<sub>3</sub> มีความถี่จริงใกล้เคียงกับ ความถี่ของโพลจริง P<sub>1</sub> [2] ดังนั้นในการออกแบบต้องปรับตำแหน่งโพลทั้งสามของออปแอมป์ขณะ ทำงานในช่วงเวลาการอินทิเกรตให้อยู่ในลักษณะเดียวกับโพลชุด B เพื่อให้ได้แบนด์วิดท์สูงสุด โดยการปรับความถี่อัตราขยายเป็นหนึ่งของออปแอมป์ ซึ่งในทางกายภาพแล้วก็คือการปรับขนาด ของทรานซิสเตอร์ขาเข้า โดยคงขนาดกระแส I<sub>1</sub> ไว้



**รูปที่ 4.8** ตำแหน่งของโพลวงรอบปิดของออปแอมป์เมื่อออปแอมป์มีค่าความถี่อัตราขยายเป็น หนึ่งต่างกันโดยการป้อนกลับที่ค่าตัวประกอบป้อนกลับค่าเดียวกัน



**รูปที่ 4.9** ขั้นตอนการกำหนดขนาดทรานซิสเตอร์ในออปแอมป์

จากกลไลในการป้อนกลับดังกล่าวสามารถกำหนดขั้นตอนในการกำหนดขนาด ของทรานซิสเตอร์ในออปแอมป์ได้ดังรูปที่ 4.9 ในขั้นแรก ทำการปรับความถี่จริงของโพลเชิงซ้อน วงรอบเปิดให้มีค่าสูงสุดเท่าที่เป็นไปได้ภายใต้กระแสที่กำหนด เพื่อให้ออปแอมป์เมื่อป้อนกลับแล้ว มีแบนด์วิดท์สูงสุด เมื่อพิจารณาจากสมการที่ 4.5 ความถี่จริงของโพลเชิงซ้อนวงรอบเปิดมีค่าเป็น

$$\operatorname{Re}[P_{2,3}] = -\frac{1}{2} \frac{g_{m3}C_2(C_L + C_C + C_{gd5}) + g_{m3}C_{gd5}C_L + g_{m5}C_{gd5}(C_C + C_3)}{(C_{gd5} + C_2)(C_C + C_L)C_3 + (C_C + C_3)C_2C_{gd5} + (C_{gd5} + C_2)C_CC_L}$$
(4.9)

จากสมการที่ 4.9 การทำให้ความถี่จริงของโพลเซิงซ้อนวงรอบเปิดมีค่าสูงสุด ภายใต้ค่ากระแสและค่าตัวเก็บประจุที่กำหนดไว้แล้วจากกระบวนการออปติไมซ์ สามารถทำได้ โดยการเพิ่มค่าความนำถ่ายโอนและลดความจุไฟฟ้าประสิตของทรานซิสเตอร์ที่เกี่ยวข้อง ในการ เพิ่มค่าความนำถ่ายโอนสามารถทำได้โดยการเพิ่มค่า g<sub>m3</sub> เท่านั้น ในขณะที่ค่า g<sub>m5</sub> ได้ถูกกำหนด ไว้แล้วโดยกระแสและแรงดันอิ่มตัวของทรานซิสเตอร์จากกระบวนการออปติไมซ์ไว้แล้ว ดังนั้นจึง กำหนดให้ทรานซิสเตอร์ M3 มีแรงดันอิ่มตัวมีค่าเป็น 0.15 โวลต์ ซึ่งเป็นค่าแรงดันอิ่มตัวต่ำสุดที่ยัง ถือว่าทรานซิสเตอร์ทำงานในย่านกลับกลายอย่างแรง (Strong Inversion) ซึ่งจะทำให้ g<sub>m3</sub> มีค่าสูง สุด ในการลดความจุไฟฟ้าปรสิต C<sub>2</sub>, C<sub>3</sub> สามารถทำใด้โดยการลดขนาดของทรานซิสเตอร์แหล่ง กระแสชนิดเอ็น M4 และทรานซิสเตอร์คาสโคดชนิดพี M2 ที่ต่ออยู่ ในที่นี้กำหนดให้ทรานซิสเตอร์ แรงดันอิ่มตัวเป็น 0.5 โวลต์ ซึ่งเป็นค่าแรงดันอิ่มตัวค่ามากสุดที่ยังคงทำให้ทรานซิสเตอร์ในออป แอมป์ทุกตัวสามารถทำงานได้ในย่านอิ่มตัว แม้ว่าอยู่ในกระบวนการผลิตแบบช้า

ในขั้นที่สอง ทำการปรับความถี่อัตราขยายเป็นหนึ่งจนตำแหน่งโพลเชิงซ้อน P<sub>2</sub> และ P<sub>3</sub> มีความถี่จริงใกล้เคียงกับความถี่ของโพลจริง P<sub>1</sub> ซึ่งเป็นจุดที่ออปแอมป์สามารถให้แบนด์ วิดท์สูงสุดได้ภายใต้ตำแหน่งโพลเชิงซ้อนวงรอบเปิดที่กำหนดให้ การปรับความถี่อัตราขยายเป็น หนึ่งดังกล่าวสามารถทำได้โดยการปรับขนาดของทรานซิสเตอร์ขาเข้า

จากการปรับพารามิเตอร์ในสองขั้นตอนดังกล่าว หากพบว่าแบนด์วิดท์สูงสุดที่ ออปแอมป์ให้ได้หรืออัตราการสลูว์ยังคงต่ำกว่าข้อกำหนดจากระดับสถาปัตยกรรม จะต้องกำหนด กระแสในกิ่งทั้งสองของออปแอมป์ให้เพิ่มขึ้นจากค่าออปติไมซ์ แล้วทำการออกแบบตามขึ้นตอนทั้ง สองใหม่ จนกว่าแบนด์วิดท์หรืออัตราการสลูว์ของออปแอมป์ผ่านตามข้อกำหนด

ข้อพิจารณาอีกประการหนึ่งในการออกแบบออปแอมป์ คือ ตัวอินทิเกรตต้องมี เสถียรภาพในทั้งช่วงเวลาการอินทิเกรตและช่วงเวลาคงค่า (Holding phase) ในช่วงเวลา อินทิเกรต ตัวอินทิเกรตต้องถูกออกแบบให้มีแบนด์วิดท์สูงสุดตามที่กล่าวไว้ข้างต้น ตัวอินทิเกรตจึง มีเสถียรภาพอย่างแน่นอน แต่ในช่วงเวลาคงค่า ออปแอมป์มีโหลดตัวเก็บประจุที่เปลี่ยนไปและตัว ประกอบป้อนกลับมีค่าเพิ่มขึ้นเป็นหนึ่ง การเปลี่ยนแปลงดังกล่าวทำให้โพลเชิงซ้อนของระบบวง ปิดเดินทางลงมาที่ความถี่ต่ำกว่าแบนด์วิดท์หรืออาจจะข้ามไปยังฝั่งขวาของแกนจินตภาพได้ ดัง นั้นในการออกแบบจะต้องคำถึงเสถียรภาพในทั้งช่วงเวลาคงค่าด้วย ถ้าพบว่าตัวอินทิเกรตไม่มี เสถียรภาพในช่วงเวลาคงค่าแรงดัน จะต้องกำหนดกระแสในออปแอมป์ให้เพิ่มขึ้นและทำการออก แบบใหม่ตามสองขั้นตอนข้างต้น

การหาตำแหน่งโพลวงรอบเปิดของออปแอมป์หาได้จากโปรแกรม SPICE และ ตำแหน่งโพลวงรอบปิดของออปแอมป์หาได้จากการนำตำแหน่งแหน่งโพลวงรอบเปิดเข้ามา คำนวณในโปรแกรม Matlab ตำแหน่งโพลและศูนย์สำคัญของออปแอมป์ที่ได้รับการออกแบบ อย่างเหมาะสมเหมาะสมมีลักษณะดังในรูปที่ 4.10 เมื่อออปแอมป์อยู่ในช่วงเวลาการอินทิเกรต ตำแหน่งโพลขณะวงรอบเปิดและวงรอบปิดแสดงในรูปที่ 4.10ก และ 4.10ข ตามลำดับ เห็นได้ว่า ความถี่จริงของตำแหน่งโพลวงรอบปิดมีค่าใกล้เคียงกัน และเมื่อออปแอมป์อยู่ในคาบเวลาการลุ่ม ตัวอย่างหรือคงค่า ค่าความจุไฟฟ้าโหลดของออปแอมป์มีค่าเปลี่ยนไป ทำให้ตำแหน่งโพลขณะวง รอบเปิดและวงรอบปิดแสดงในรูปที่ 4.10ค และ 4.10ง ตามลำดับ เห็นได้ว่าตำแหน่งโพลทั้งหมด ยังอยู่ในฝั่งซ้ายของแกนจินตภาพ



**รูปที่** 4.10 ตำแหน่งโพลและศูนย์วงรอบเปิดและวงรอบปิดที่สำคัญของออปแอมป์ ในทั้งสองช่วงการทำงาน

ในวงจรแบบผลต่างจำเป็นต้องมีวงจรป้อนกลับโหมดร่วมเพื่อคงแรงดันโหมดร่วม ของออปแอมป์ไว้ให้ทำงานตามค่าที่กำหนด วงจรป้อนกลับโหมดร่วมที่ใช้แสดงได้ดังรูปที่ 4.11 วงจรวัดแรงดันโหมดร่วมแบบสวิตช์ (Switching common-mode detector) ทำการวัดแรงดันขา ออกทั้งสองข้างของออปแอมป์ แล้วส่งไปเปรียบเทียบกับแรงดันโหมดร่วมที่กำหนดไว้ที่วงจรคู่ผล ต่าง (Differential pair) กระแสที่เปลี่ยนไปในวงจรคู่ผลต่างจะไปสร้างแรงดันกลับเฟส *Bpctrl* เพื่อ นำไปควบคุมทรานซิสเตอร์แหล่งกระแส M0 ภายในตัวออปแอมป์หลักต่อไป



**รูปที่ 4**.11 วงจรป้อนกลับโหมดร่วม

ด้วยวิธีการออกแบบตามขั้นตอนดังกล่าว ขนาดทรานซิสเตอร์ในออปแอมป์หลัก และในวงจรป้อนกลับโหมดร่วมแสดงในตารางที่ 4.2 และ 4.3 ตามลำดับ ผลการจำลองของ ออปแอมป์ของตัวอินทิเกรตแต่ละขั้นตอนสรุปได้ดังตารางที่ 4.4 และมีผลตอบสนองชั่วครู่และค่า ผิดพลาดในการเข้าที่แสดงได้ดังรูปที่ 4.12 ตารางที่ 4.5 แสดงผลการจำลองปริมาณสัญญาณรบ กวนของตัวอินทิเกรตในแต่ละขั้นตอนโดยอ้างอิงที่ขาเข้าของตัวแปลงทั้งระบบ

	พรามสิสเตอร์	ขั้นตอนที่					
	119   199    61 PA    01 PA	2 1	2	3	4		
	MO	688 / 0.7	110 / 0.7	25 / 0.7	20 / 0.7		
	M1a, M1b	1400 / 0.7	140 / 0.7	50 / 0.7	22 / 0.7		
21	M2a, M2b	352 / 0.7	55 / 0.7	12.5 / 0.7	12 / 0.7		
9	M3a, M3b	768 / 0.7	120 / 0.6	28 / 0.6	26 / 0.6		
	M4a, M4b	160 / 1	25 / 1	6 / 1	5 / 1		
	M5a, M5b	1040 / 0.7	105 / 0.7	40 / 0.7	30 / 0.7		
	M6a, M6b	3440 / 0.7	350 / 0.7	135 / 0.7	100 / 0.7		
	l1, l6 (μA)	1920,9600	300 ,1000	75,400	60 ,320		
	Cc (pF)	6.4	1	0.25	0.25		

**ตารางที่** 4.2 ขนาดทรานซิสเตอร์และกระแสในออปแอมป์หลัก

พอวมสิสเตออ์	ขั้นตอนที่				
119 119 1191 191 191 119	1	2	3	4	
Mn1	240 / 0.7	24 / 1	6 / 1	5.2 / 1	
M7a, M7b	150 / 0.7	32 / 0.7	8/0.7	5.5 / 1	
M9a, M9b	516 / 0.7	66 / 0.7	12 / 0.7	20 / 0.7	
I7(μA)	1440	186	42	60	

**ตารางที่** 4.3 ขนาดทรานซิสเตอร์ในวงจรป้อนกลับโหมดร่วม

# **ตารางที่ 4.4** ผล<mark>การจำลองการทำงานของออปแอมป์ในแต่ละขั้นตอน</mark>

ต้ดกำหนด	ออปแอมป์					
ппиаи	1	2	3	4		
อัตราขยายไฟตรง Adc (dB)	99.4	98.1	100	97.4		
การเข้าที่ (nc)	10.2	8.8	10.2	10.7		
11 13 EU 171 (115)	@ 99.997 %	@ 99.997%	@ 99.99%	@ 99.9%		
ความถี่อัตราขยายเป็นหนึ่ง ${\it \omega}_{\!_{u}}$ (MHz)	358	286	324	206		
แบนด์วิดท์วงรอบปิด (MHz)	173	172	151	80		
อัตราสลูว์ (V/μs)	480	460	550	270		
ส่วนเผื่อเฟส (Degree)	75.2	83.1	78.8	82.5		
สัญญาณรบกวน (dB) (0dB=1.28W)	-89	-83.5	-80.8	-84.7		
ตัวเก็บประจุขาเข้า (Cin)	15.6	1.75	0.56	0.84		
การกินกำลังงาน (mW)	104.1	11.1	4.3	3.7		

# ตารางที่ 4.5 สรุปผลการจำลองสัญญาณรบกวนอ้างอิงที่ขาเข้าของตัวแปลงทั้งระบบ

สภ	ตัวอินทิเกรตที่							
สัญญาณรบกวนจาก	10102			3		4		
ວາທິວວ	dB	%	dB	%	dB	%	dB	%
ตัวเก็บประจุขาเข้า	-105.8	65.9	-118.3	42.6	-123.7	52.7	-143.1	86.6
ออปแอมป์	-109.5	28.6	-117.7	49.2	-124.6	42.3	-152.5	9.8
ความต้านทานสวิตช์	-116.6	5.5	-125.4	8.2	-133.9	5.0	-156.9	3.6
รวท	-104.06	100	-114.6	100	-120.9	100	-142.45	100
รวมทั้งหมด (dB)	-103.6							
% สัญญาณรบกวน	90.12		8.00		1.87		0.01	



**รูปที่ 4.12** ผลตอบสนองชั่วครู่และค่าผิดพลาดในการเข้าที่ของตัวอินทิเกรตขั้นตอนที่หนึ่ง

#### 4.2 ตัวเปรียบเทียบพลวัต

ตามข้อกำหนดของออฟเซตของตัวควอนไทซ์ ตัวควอนไทซ์ตัวที่หนึ่งและสอง สามารถมีออฟเซตได้สูงถึง 800 มิลลิโวลต์ ดังนั้นจึงสามารถนำตัวเปรียบเทียบพลวัต (Dynamic comparator) ซึ่งมีการกินกำลังงานต่ำแต่มีออฟเซตในระดับร้อยมิลลิโวลต์มาใช้งานได้ วงจรตัว เปรียบเทียบที่ใช้แสดงในรูปที่ 4.13 ซึ่งนำมาจาก [20] วงจรที่แสดงเป็นกรณีพิเศษที่แรงดันขีดเริ่ม เปลี่ยน (Threshold voltage) เป็นศูนย์ จึงไม่ต้องใช้แหล่งแรงดันอ้างอิงและทรานซิสเตอร์วัด แรงดันอ้างอิงอีกชุดหนึ่ง



หลักการทำงานของตัวเปรียบเทียบนี้แบ่งได้เป็นสองช่วงคือ ช่วงเวลารีเซต (Reset phase) และช่วงเวลาแลตช์ (Latch phase) ในช่วงเวลารีเซตซึ่ง  $\phi 2$  = Low ทรานซิสเตอร์ M1a,b จะต่อแรงดันขาออกเข้ากับแรงดันแหล่งจ่ายในขณะที่ทรานซิสเตอร์ M3a,b จะเปิดวงจร ในช่วง เวลาแลตช์ซึ่ง  $\phi 2$  = High ทรานซิสเตอร์ M1a,b จะเปิดวงจรในขณะที่ ทรานซิสเตอร์ M3a,b จะปิด วงจร ทำให้ทรานซิสเตอร์ M2a, M4a และ M2b, M4b ต่อกันเป็นอินเวอร์เตอร์ที่ต่อกันอยู่ในรูป ป้อนกลับแบบบวก ความแตกต่างจากความนำของทรานซิสเตอร์ขาเข้า Min+ และ Min- จะก่อให้ เกิดความแตกต่างของแรงดันที่ขาเดรนของทรานซิสเตอร์ขาเข้าทั้งสอง ทำให้ชุดทรานซิสเตอร์ที่ต่อ ป้อนกลับกันแบบบวกด้านบนป้อนกลับให้แรงดันขาออก *Pout*+ และ *Pout*- ต่างกันมากขึ้นเรื่อย ๆ จนข้างหนึ่งมีแรงดันเท่ากับแรงดันแหล่งจ่ายและอีกข้างมีแรงดันเท่ากับกราวด์ เนื่องจากตัวเปรียบ เทียบจะให้ค่าการเปรียบเทียบในช่วงเวลาแลตซ์เท่านั่น ดังนั้นจึงต้องมีฟลิบฟลอบมาคงค่าผลการ เปรียบเทียบให้สามารถใช้ป้อนกลับในช่วงเวลาที่ตัวเปรียบเทียบอยู่ในสภาวะรีเซตได้

แรงดันขีดเริ่มของตัวเปรียบเทียบ คือแรงดันที่ทำให้ความนำของทรานซิสเตอร์ขา เข้าทั้งสองมีค่าเท่ากัน ความนำของทรานซิสเตอร์ขาเข้าทั้งสองเมื่อทำงานอยู่ในย่านไตรโอดคือ

$$G_{i} = k_{n} \left(\frac{W}{L}\right)_{i} \left(V_{in+} - V_{th}\right) = 2\beta(V_{in+} - V_{th})$$
(4.10)

เมื่อมีความไม่เข้าคู่เกิดขึ้นกับทรานซิสเตอร์ขาเข้า ความนำของทรานซิสเตอร์แต่ ละตัวสามารถเขียนได้เป็น

$$G_{1} = 2\beta (V_{in+} - V_{th}) + 2\Delta\beta_{1} (V_{in+} - V_{th}) - 2\beta\Delta V_{th1}$$
(4.11n)

$$G_2 = 2\beta (V_{in-} - V_{th}) + 2\Delta\beta_2 (V_{in-} - V_{th}) - 2\beta\Delta V_{th2}$$
(4.111)

โดยที่  $\Delta V_{th1}$  กับ  $\Delta V_{th2}$  เป็นค่าผิดพลาดของแรงดันขีดเริ่มของทรานซิสเตอร์ที่ผิด ไปจากค่าปกติ $V_{th}$  และ  $\Delta \beta_1$  กับ  $\Delta \beta_2$  เป็นค่าผิดพลาดทางขนาดของทรานซิสเตอร์ที่ผิดไปจากค่า ปกติของค่า  $\beta$  จากสมการที่ 4.10 เมื่อ  $G_1 = G_2$  จะได้ว่า แรงดันขีดเริ่มของตัวเปรียบเทียบ  $V_{in|th}$ สามารถเขียนได้ดังสมการที่4.12 โดยกำหนดให้  $\Delta V_{th} = \Delta V_{th1} - \Delta V_{th2}$  และ  $\Delta \beta = \Delta \beta_1 - \Delta \beta_2$ เป็นความแตกต่าง ระหว่างทรานซิสเตอร์ทั้งสอง

$$V_{in|th} = V_{in+} - V_{in-} = \frac{\Delta V_{th} + \left(\frac{\Delta\beta}{\beta}\right)V_{th}}{1 + \frac{\Delta\beta}{\beta}}$$
(4.12)

เนื่องจากค่า  $\frac{\Delta\beta}{\beta}$  ตามข้อมูลของกระบวนการผลิต[24] มีค่าอยู่ในช่วงไม่เกินหนึ่ง เปอร์เซ็นต์ เพื่อความง่าย นิพจน์  $1 + \frac{\Delta\beta}{\beta}$  สามารถประมาณได้เป็นหนึ่ง ดังนั้นแรงดันขีดเริ่มของ ตัวเปรียบเทียบพลวัตจึงสามารถประมาณได้เป็น

$$V_{in|th} \approx \Delta V_{th} + \left(\frac{\Delta \beta}{\beta}\right) V_{th}$$
 (4.13)

ดังนั้นค่าเบี่ยงเบนมาตรฐานของแรงดันขีดเริ่มของตัวเปรียบเทียบ  $\sigma(V_{\scriptscriptstyle in|th})$ สามารถแสดงได้เป็น

$$\sigma^{2}(V_{in|th}) \approx \sigma^{2}(\Delta V_{th}) + V_{th}^{2}\sigma^{2}\left(\frac{\Delta\beta}{\beta}\right)$$
(4.14)

โดย ข้อมูลความแปรปรวน  $\sigma^2ig(\Delta V_{th}ig)$ และ  $\sigma^2ig(rac{\Deltaeta}{eta}ig)$  สามารถหาได้จากข้อมูล

ของกระบวนการผลิต[24] รูปที่ 4.14 แสดงแรงดันขีดเริ่มของตัวเปรียบเทียบที่ผิดไปสามเท่าของ ส่วนเบี่ยงเบนมาตรฐานเนื่องมาจากความไม่เข้าคู่ของทรานซิสเตอร์ขาเข้าที่ค่าความยาวต่าง ๆ เห็นได้ว่าเมื่อความยาวและความกว้างของทรานซิสเตอร์มีค่ามากขึ้นความผิดพลาดของแรงดันขีด เริ่มจะมีค่าต่ำลง



**รูปที่ 4.14** แรงดันขีดเริ่มของตัวเปรียบเทียบที่ผิดไปสามเท่าของส่วนเบี่ยงเบนมาตรฐานผล เนื่องมาจากความไม่เข้าคู่ของทรานซิสเตอร์ขาเข้าที่ค่าความยาวต่าง ๆ

ในตัวเปรียบเทียบนี้เลือกให้ทรานซิสเตอร์ขาเข้ามีขนาด  $rac{W}{L}=rac{20\,\mu m}{0.7\,\mu m}$  ซึ่งทำให้ ออฟเซตของตัวเปรียบเทียบมีค่าต่ำกว่า 25 mV จากการจำลองพบว่า ถ้าทรานซิสเตอร์ขาเข้ามี ความไม่เข้าคู่เกิดขึ้น 2 % จะทำให้เกิดออฟเซต 10 mV ตัวเปรียบเทียบนี้สามารถทำการเปรียบ เทียบข้อมูลขนาด 2 mV ได้ในเวลา 1.5 ns การใช้วงจรแลตช์มาเป็นตัวเปรียบเทียบนี้ทำให้ไม่ต้อง คำนึงถึงผลของฮีสเทอรีซีส เนื่องจากวงจรมีการรีเซตทุกคาบสัญญาณนาฬิกา ขนาดของ ทรานซิสเตอร์ในตัวเปรียบเทียบพลวัตแสดงในตารางที่ 4.6

ทรานซิสเตอร์	ขนาด
Min+, Min-	20 / 0.7
M1a, M1b	12 / 0.5
M2a, M2b	24 / 0.5
M3a, M3b	4 / 0.5
M4a, M4b	8 / 0.5

**ตารางที่** 4.6 ขนาดทรานซิสเตอร์ในตัวเปรียบเทียบพลวัต

#### 4.3 ตัวเปรียบเทียบสถิต

จากการจำลองเชิงพฤติกรรม ออฟเซตของตัวเปรียบเทียบแต่ละตัวในตัว ควอนไทซ์สามบิตต้องมีค่าน้อยกว่า 64 มิลลิโวลต์ การใช้ตัวเปรียบเทียบพลวัตในกรณีที่แรงดันขีด เริ่มเปลี่ยนไม่เป็นศูนย์จะต้องใช้ทรานซิสเตอร์ขาเข้าจำนวนสี่ตัว เพื่อกำหนดระดับการควอนไทซ์ที่ ค่าต่าง ๆ [20] การเข้าคู่ของทรานซิสเตอร์ขาเข้าทั้งสี่ตัวนี้จะด้อยกว่าการเข้าคู่ของทรานซิสเตอร์ขา เข้าสองตัวในหัวข้อ 4.2 ซึ่งทำให้ออฟเซตของตัวเปรียบเทียบมีค่าสูง ดังนั้นจึงนำพรีแอมพลิไฟ เออร์มาขยายสัญญาณก่อนป้อนเข้าสู่วงจรแลตซ์เพื่อลดออฟเซตของตัวเปรียบเทียบ ตัวเปรียบ เทียบสถิตที่ใช้ในวิทยานิพนธ์นี้แสดงดังรูปที่ 4.15 โดยดัดแปลงมาจากหลักการของตัวเปรียบเทียบ พลวัตและพรีแอมพลิไฟเออร์ใน [25] การทำงานของตัวเปรียบเทียบสถิตสามารถแบ่งได้เป็นสอง ช่วงคือ ช่วงเวลาติดตามสัญญาณ (Track phase) และช่วงเวลาแลตช์



ในช่วงเวลาติดตามสัญญาณซึ่ง *ø*2 = High ทรานซิสเตอร์ M5a,b จะปิดวงจร และทรานซิสเตอร์ M6a,b จะเปิดวงจร ทรานซิสเตอร์ขาเข้า M1a,b ขยายผลต่างของแรงดันขาเข้า ลงบนทรานซิสเตอร์ต่อแบบไดโอด (Diode-connected transistor) M2a,b และทรานซิสเตอร์ต่อ แบบไขว้ (Cross-couple transistor) M3a,b ในช่วงเวลาแลตซ์ซึ่ง *ø*2 = Low ทรานซิสเตอร์ M5a,b และ M7a,b จะเปิดวงจร และทรานซิสเตอร์ M6a,b จะปิดวงจร ซึ่งทำให้ทรานซิสเตอร์ M2a ,M4a และ M2b,M4b ต่อกันเป็นอินเวอร์เตอร์ที่ต่อกันอยู่ในรูปป้อนกลับแบบบวก โดยมี ความแตกต่างของแรงดันบนขาเดรนของทรานซิสเตอร์ต่อแบบไขว้ เป็นค่าเริ่มต้นของการป้อนกลับ การป้อนกลับจากอินเวอร์เตอร์ทั้งสองตัวทำให้แรงดันขาออก *Pout*+ และ *Pout*- ต่างกันมากขึ้น เรื่อย ๆ จนข้างหนึ่งมีแรงดันเท่ากับแรงดันแหล่งจ่ายและอีกข้างมีแรงดันเท่ากับกราวด์ เนื่องจาก ตัวเปรียบเทียบจะให้ค่าการเปรียบเทียบในช่วงเวลาแลตซ์เท่านั่น ดังนั้นจึงต้องมีฟลิบฟลอบมาคง ค่าผลการเปรียบเทียบเช่นเดียวกับในตัวเปรียบเทียบพลวัต

อัตราขยายของพรีแอมพลิไฟเออร์คำนวณตามวิธีการใน[26] โดยไม่คำนึงและ คำนึงถึงความต้านทานของสวิตช์ M5a,b มีค่าตามสมการ 4.15ก และ 4.15ข ตามลำดับ ในการ ออกแบบต้องเลือกให้ g<sub>m2</sub> มีค่ามากกว่า g<sub>m3</sub> เพื่อให้วงจรขยายมีเสถียรภาพ

$$A_{pre} = \frac{g_{m1}}{g_{m2} - g_{m3}}$$
(4.15n)

$$A_{pre} = \frac{g_{m1}}{g_{m2} + (g_{m5} \parallel - g_{m3})} \cdot \frac{g_{m5}}{g_{m5} - g_{m3}} = \frac{g_{m1}g_{m5}}{g_{m2}(g_{m5} - g_{m3}) - g_{m3}g_{m5}}$$
(4.151)

ขนาดของทรานซิสเตอร์ที่ใช้ในตัวเปรียบเทียบสถิตแสดงในตารางที่ 4.7 จากการ จำลองพบว่า ถ้าทรานซิสเตอร์ขาเข้ามีความไม่เข้าคู่เกิดขึ้น 1 % จะทำให้เกิดออฟเซต 1 mV

	ส่วนพรีแอม	เพลิไฟเออร์	ส่วนวงจรแลตช์ 🕖		
19/	ทรานซิสเตอร์ ขนาด M0 12 / 1		ทรานซิสเตอร์	ขนาด	
			M3a, M3b	4 / 0.7	
	M1a, M1b	16 / 0.7	M4a, M4b	4 / 0.7	
	M2a, M2b	8 / 0.7	M6a, M6b	4 / 0.5	
	M5a, M5b	4 / 0.5	M7a, M7b	4 / 0.5	

**ตารางที่ 4.7** ขนาดของทรานซิสเตอร์ในตัวเปรียบเทียบสถิต

อย่างไรก็ตามตัวเปรียบเทียบสถิตดังกล่าวมีแรงดันขีดเริ่มเปลี่ยนอยู่ที่ศูนย์ แต่ ตัวควอนไทซ์ย่อยสามบิตต้องการตัวเปรียบเทียบที่มีแรงดันขีดเริ่มเปลี่ยนหลายระดับ การสร้างให้ ตัวเปรียบเทียบสถิตนี้มีแรงดันขีดเริ่มเปลี่ยนที่ไม่เป็นศูนย์สามารถทำได้โดยการป้อนสัญญาณเข้า ของตัวเปรียบเทียบที่มีแรงดันขีดเริ่มเปลี่ยนเป็นศูนย์ด้วยสัญญาณที่เป็นผลลบระหว่างแรงดันที่ ต้องการเปรียบเทียบกับแรงดันขีดเริ่มเปลี่ยนที่ต้องการ ตัวแปลงควอนไทซ์สามบิตที่ใช้ใน วิทยานิพนธ์แสดงในรูปที่ 4.16 ตัวเปรียบเทียบสถิตถูกประกอบเข้ากับ ตัวเก็บประจุ แหล่งแรงดัน อ้างอิง และสวิตซ์ เพื่อให้มีแรงดันขีดเริ่มเปลี่ยนหลายค่าได้



**รูปที่ 4.16** วงจรตัวควอนไทซ์สามบิต (ในที่นี้แสดงเฉพาะตัวเปรียบเทียบที่ระดับ +3/7 Ref, 0 และ –3/7 Ref)

ในคาบเวลาที่ตัวอินทิเกรตทำการสุ่มตัวอย่าง ตัวเก็บประจุขาเข้าของแต่ละคู่ของ ตัวเปรียบเทียบจะถูกประจุจนมีแรงดันถึงระดับแรงดันขีดเริ่มเปลี่ยนต่าง ๆ ตามของแต่ละขั้น ใน คาบเวลาที่ตัวอินทิเกรตทำการอินทิเกรต ตัวเก็บประจุขาเข้าแต่ละคู่จะถูกนำมาต่อกับสัญญาณ ขาออกของตัวอินทิเกรตตัวสุดท้ายผ่านสวิตช์ซีมอส ความแตกต่างระหว่างแรงดันขาออกของตัว อินทิเกรตกับแรงดันขีดเริ่มเปลี่ยนจะปรากฏที่ขาเข้าของตัวเปรียบเทียบที่มีแรงดันขีดเริ่มเปลี่ยน

79

เป็นศูนย์ ถ้าแรงดันขาออกของตัวอินทิเกรตสูงกว่าค่าแรงดันขีดเริ่มเปลี่ยนที่กำหนดจะทำให้ แรงดันที่ปรากฏที่ขาเข้าของตัวเปรียบเทียบที่มีแรงดันขีดเริ่มเปลี่ยนเป็นศูนย์มีค่ามากกว่าศูนย์ แต่ ถ้าแรงดันขาออกของตัวอินทิเกรตต่ำกว่าค่าแรงดันขีดเริ่มเปลี่ยนที่กำหนดจะทำให้แรงดันที่ปรากฏ ที่ขาเข้าของตัวเปรียบเทียบที่มีแรงดันขีดเริ่มเปลี่ยนเป็นศูนย์มีค่าน้อยกว่าศูนย์ ตัวควอนไทซ์สาม บิตใช้ตัวเปรียบเทียบสถิตจำนวนเจ็ดตัว โดยตัวเปรียบเทียบแต่ละตัวจะถูกจุดชนวนเพื่อเริ่มต้นทำ การเปรียบเทียบ ณ จุดสิ้นสุดการอินทิเกรตโดยของขาขึ้นของสัญญาณ  $\overline{\phi 2}$  ผลที่ได้จากตัวเปรียบ เทียบมีลักษณะเป็นรหัสอุณหภูมิ ซึ่งสามารถนำไปใช้เปิดสวิตช์เพื่อประจุตัวเก็บประจุเพื่อนำไปใช้ ในการป้อนกลับดังแสดงในรูป 3.13ข และนำไปป้อนให้แนนด์เกตเพื่อเข้ารหัสเป็นเลขฐานสอง

#### 4.4 วงจรกำเนิดแรงดันอ้างอิงและวงจรตามแรงดัน

มอดูเลเตอร์ที่ใช้ในวิทยานิพนธ์นี้ต้องการแรงดันอ้างอิง *Ref*+ และ*Ref*- ขนาด ±0.8 โวลต์เทียบกับแรงดันโหมดร่วมสำหรับการป้อนกลับสัญญาณจากตัวควอนไทซ์ และแรงดัน อ้างอิงขนาด ±1/7, ±2/7 และ ±3/7 เท่าของแรงดันอ้างอิง 0.8 V สำหรับอ้างอิงให้ตัวควอนไทซ์ สามบิตในมอดูเลเตอร์ขั้นสุดท้าย แรงดันอ้างอิงขนาด ±0.8 V สร้างโดยใช้ตัวต้านทานแบ่งแรงดัน จากแหล่งจ่ายขนาด 3.3 โวลต์ จากนั้นแรงดันที่ได้จะถูกป้อนให้แก่วงจรตามแรงดันซึ่งสร้างโดย ออปแอมป์ต่อป้อนกลับอัตราขยายเป็นหนึ่งเพื่อให้แรงดันอ้างอิงที่นำไปใช้มีอิมพีแดนซ์ขาออกต่ำ และสามารถจ่ายกระแสได้ดังแสดงในรูปที่ 4.17ก ส่วนแรงดันอ้างอิงขนาด ±1/7, ±2/7 และ ±3/7 เท่าของแรงดันอ้างอิง 0.8 V สร้างโดยใช้ตัวต้านทานแบ่งแรงดันอ้างอิงขนาด ±1/7, ±2/7 และ ±3/7 เท่าของแรงดันอ้างอิง 0.8 V สร้างโดยใช้ตัวต้านทานแบ่งแรงดันจากแรงดันอ้างอิงขนาด ±0.8 V อีกทอดหนึ่ง ดังแสดงในรูปที่ 4.17ข แรงดันที่ได้จากตัวต้านทานจะถูกประจุให้แก่ตัวเก็บประจุใน ควอนไทซ์สามบิตดังแสดงในรูปที่ 4.15 ในทุกคาบเวลาสุ่มตัวอย่าง ดังนั้นตัวต้านทานนี้ต้องมีค่า ต่ำเพียงพอที่ให้แรงดันเข้าที่ได้อย่างถูกต้อง ซึ่งในที่นี้ได้เลือกใช้ตัวด้านทานขนาด 1 kΩและ 4 kΩ ในการแบ่งแรงดัน ดังนั้นแหล่งแรงดันอ้างอิง ±0.8 V ต้องสามารถจ่ายกระแสขนาด 114 µA ให้ตัว ด้านทานในส่วนนี้ได้

ในวงจรกำเนิดแรงดันอ้างอิงขนาด ±0.8 V ตัวต้านทานที่ใช้แบ่งแรงดันมีขนาด 64 kΩ และ 68 kΩ และมีตัวเก็บประจุ C<sub>d in</sub> ขนาด 50 pF ต่อดีคัปปลิ้งอยู่ในวงจรรวมและตัวเก็บ ประจุ C<sub>X in</sub> ขนาด 1 nF ต่อดีคัปปลิ้งอยู่นอกวงจรรวมเพื่อลดสัญญาณรบกวน แรงดันอ้างอิงที่ได้ จากวงจรตามแรงดันจะนำไปประจุตัวเก็บประจุขาเข้าของตัวอินทิเกรตในการป้อนกลับ ขณะ แหล่งแรงดันอ้างอิงจ่ายโหลดมีลักษณะดังรูปที่ 4.18 ดังนั้นอิมพีแดนซ์ขาออกของแหล่งแรงดัน อ้างอิงรวมไปถึงความต้านทานของสวิตช์รวมกันต้องมีค่าต่ำพอที่ทำให้แรงดันอ้างอิงบนตัวเก็บ ประจุเข้าที่ได้ถูกต้องถึงระดับ 16 บิตหรือคิดเป็นการเข้าที่ด้วยเวลา 12*R*,*C*, โดย *R*, คือผลรวม



**รูปที่ 4.18** แหล่งแรงดันอ้างอิงขณะจ่ายโหลดตัวเก็บประจุ

ของอิมพีแดนซ์ขาออกของแหล่งแรงดันอ้างอิงรวมและความต้านทานของสวิตช์ และ *C*, คือค่า ความจุไฟฟ้ารวมที่แรงดันอ้างอิงต้องจ่ายซึ่งมีค่าประมาณ 17pF ดังนั้นภายในเวลาที่มีให้ประจุ แรงดันคือ 13.5 ns *R*, ต้องมีค่าไม่เกิน 66 Ω โดยกำหนดให้ความต้านทานของสวิตช์ทั้งสองมีค่า 20 Ω ดังนั้นความต้านทานแหล่งจ่ายแต่ละตัวต้องมีค่าไม่เกิน 12.5 Ω

ในด้านสัญญาณรบกวนของวงจรตามแรงดัน สัญญาณรบกวนจะส่งผลต่อตัว อินทิเกรตทุกขั้นตอน แต่จะส่งผลมากที่สุดในตัวอินทิเกรตขั้นตอนแรก เนื่องจากทำให้การรวมค่า ระหว่างสัญญาณขาเข้าของตัวแปลงกับสัญญาณป้อนกลับผิดพลาดไป ส่งผลให้ข้อมูลดิจิทัลขา ออกที่แปลงได้มีค่าผิดพลาดตามไปด้วย วงจรตามแรงดันต้องมีสัญญาณรบกวนน้อยกว่าในระดับ สัญญาณเล็กสุดที่ตัวแปลงสามารถวัดได้ นั่นคือสัญญาณรบกวนต้องมีน้อยกว่าในระดับ -98 dB เพื่อให้ข้อมูลขาออกของระบบมีความละเอียดถึง 16 บิตอย่างแท้จริง ในขณะทำการประจุตัวเก็บ ประจุตัวหนึ่ง ๆ มีแรงดันของอ้างอิงที่เกี่ยวข้องอยู่สองแหล่งดังนั้นสัญญาณรบกวนจากแรงดัน อ้างอิงแต่ละแหล่งต้องน้อยกว่าระดับ –98 dB อยู่ครึ่งหนึ่ง ดังนั้นในที่นี้กำหนดให้วงจรตามแรงดัน แต่ละตัวมีระดับสัญญาณรบกวนที่ –101 dB

เพื่อให้แหล่งจ่ายแรงดันอ้างอิงสามารถจ่ายกระแสได้ ตามขนาดที่ได้กล่าวไว้ข้าง ต้น ออปแอมป์ในวงจรตามแรงดันต้องมีขั้นตอนขาออกเป็นวงจรตามซอร์ส (Source follower) ส่วนการสร้างแรงดันอ้างอิงให้มีอิมพีแดนซ์ขาออกต่ำทุกย่านความถี่สามารถทำได้โดยการใช้ ออปแอมป์ต่อป้อนกลับเพื่อสร้างอิมพีแดนซ์ต่ำในย่านความถี่ต่ำร่วมกับการต่อตัวเก็บประจุ ดีคัปปลิ้งขนาดใหญ่ในวงจรรวม *C<sub>d</sub>* เพื่อสร้างอิมพีแดนซ์ต่ำในย่านความถี่สูง นอกจากนี้ยังต้องใช้ ตัวเก็บประจุขนาดใหญ่*C<sub>x</sub>* ระดับไมโครฟารัดต่อดีคับปลิ้งภายนอกวงจรรวมเพื่อสร้างอิมพีแดนซ์ ต่ำในย่านความถี่กลางประมาณ 1 MHz ถึง 100 MHz อีกทางหนึ่งดังแสดงในรูปที่ 4.17ก



**รูปที่ 4.19** ออปแอมป์ที่ใช้ในวงจรตามแรงดัน (ก) ออปแอมป์สำหรับตามแรงดัน 0.85 V (ข) ออปแอมป์สำหรับตามแรงดัน 1.65 V และ 2.45 V

ในส่วนของสัญญาณรบกวน เพื่อให้แหล่งแรงดันอ้างอิงมีสัญญาณรบกวนต่ำ ออปแอมป์ที่ใช้เลือกเป็นชนิดสองขั้นตอนเนื่องจากมีจำนวนทรานซิสเตอร์สร้างสัญญาณรบกวน น้อยที่สุด ออปแอมป์ที่ใช้พร้อมด้วยวงจรไบแอสในวงจรตามแรงดันแสดงดังรูปที่ 4.19 ขนาดของ สัญญาณรบกวนจากออปแอมป์ต่อป้อนกลับอัตราขยายเป็นหนึ่งมีค่าเป็น  $\frac{2kTn\beta}{3C_c}$  ในโครงสร้างนี้ มีจำนวนทรานซิสเตอร์สร้างสัญญาณรบกวนหลัก *n* จำนวน 4 ตัวและตัวประกอบป้อนกลับ β มี ค่าเป็นหนึ่ง เพื่อให้สัญญาณรบกวนมีค่าต่ำในระดับ –101 dB ตัวเก็บประจุชดเชย  $C_c$  ต้องมี ขนาด 100 pF นอกจากนี้ทรานซิสเตอร์ที่ใช้ในออปแอมป์ต้องเป็นชนิดความยาวช่องยาวเพื่อลด ขนาดของสัญญาณรบกวนฟลิคเกอร์ (Flicker Noise) ขนาดของทรานซิสเตอร์ที่ใช้ในออปแอมป์ แสดงใน ตารางที่ 4.8

ออปแอม	เป็น	ออปแอมป์ใน		ออปแอมป์ใน	
วงจรตามแรงด์	าัน 0.85 V	วงจรตามแรงดัน 1.65 V		วงจรตามแรงดัน 2.45 V	
ทรานซิสเตอร์	ขนาด	ทรานซิสเตอร์	ขนาด	ทรานซิสเตอร์	ขนาด
Mp0	240 / 2	Mn0	180 / 2	Mn0	64 / 2
Mp1a, Mp1b	250 / 2	Mn1a, Mn1b	154 / 5	Mn1a, Mn1b	154 / 5
Mn2a, Mn2b	64 / 4	Mp2a, Mp2b	120 / 2	Mp2a, Mp2b	120 / 2
Mn3	64 / 2	Мр3	240 / 2	Мр3	240 / 2
Mp4	240 / 2	Mn4	180 / 2	Mn4	64 / 2
Mn5	64 / 2	Mp5	240 / 2	Mp5	240 / 2
Ms1	48 / 0.7	Ms1	160 / 0.7	Ms1	160 / 0.7
Mnc	60 / 1	Мрс	160 / 2	Мрс	160 / 2
Mp0c	60 / 2	Mn0c	45 / 2	Mn0c	16 / 2
Mn0c, Mn0d	16 / 2	Mp0c, Mp0d	60 / 2	Mp0c, Mp0d	60 / 2
Mb_mnc	16 / 2	Mb_mpc	60 / 2	Mb_mpc	60 / 2

**ตารางที่** 4.8 ขนาดของทรานซิสเตอร์ที่ใช้ในออปแอมป์สำหรับตามแรงดัน

รูปที่ 4.21 แสดงผลตอบสนองทางความถี่ของออปแอมป์ในวงจรตามแรงดันจาก

การจำลอง รูปที่ 4.21ก แสดงวงจรตามแรงดันซึ่งสร้างจากออปแอมป์ที่มีตัวเก็บประจุภายใน C<sub>d</sub> และภายนอกวงจรรวม C<sub>x</sub> ต่อดีคัปปลิ้งเพื่อลดอิมพีแดนซ์ขาออกในทุกย่านความถี่ รูปที่ 4.21ข แสดงผลตอบสนองทางความถี่ของออปแอมป์วงรอบเปิดในวงจรตามแรงดัน รูปที่ 4.21ค แสดง อิมพีแดนซ์ขาออกเชิงขนาดและเฟสของออปแอมป์ของวงจรตามแรงดันเมื่ออยู่ในลักษณะวงรอบ เปิด ในย่านความถี่ต่ำ (ช่วงที่ 1) ตัวเก็บประจุทั้งภายในและภายนอกวงจรรวมจะยังไม่ส่งผลต่อ







**รูปที่ 4.20** ผลตอบสนองทางความถี่และอิมพีแดนซ์ขาออกของวงจรตามแรงดัน

(ก) วงจรตามแรงดันที่สร้างขึ้นจากออปแอมป์ต่อป้อนกลับร่วมกับตัวเก็บประจุภายใน

#### และภายนอกวงจรรวม

- (ข) ผลตอบสนองทางความถี่ของออปแอมป์วงรอบเปิดที่ใช้ในวงจรตามแรงดัน
- (ค) อิมพีแดนซ์ขาออกของออปแอมป์วงรอบเปิด
- (ง) ผลตอบสนองทางความถี่ของวงจรตามแรงดัน
- (จ) อิมพีแดนซ์ขาออกของวงจรตามแรงดัน

้อิมพีแดนซ์ขาออกของวงจรตามแรงดัน อิมพีแดนซ์ช่วงความถี่ต่ำจึงถูกกำหนดโดยอิมพีแดนซ์ขา ้ออกของ ออปแอมป์ซึ่งในที่นี้ออปแอมป์มีขั้นตอนขาออกเป็นวงจรตามซอร์ส ดังนั้นอิมพีแดนซ์ขา ออกจึงมีค่าขนาด  $rac{1}{2}$  โดย  $g_{mS1}$  เป็นค่าทรานสคอนดัคแตนซ์ของทรานซิสเตอร์เดรนร่วม Ms1 ในขั้นตอนขาออก เมื่อความถี่สูงขึ้น (ช่วงที่ 2) อิมพีแดนซ์ขาออกจะเริ่มลดลงเพราะตัวเก็บประจุ ดีคัปปลิ้งขนาดใหญ่ C<sub>x</sub> ภายนอกวงจรรวมเริ่มส่งผล จนกระทั่งถึงความถี่ค่าหนึ่งอิมพีแดนซ์ของ ้ตัวเก็บประจุภายนอกลดลงจนน้อยกว่าความต้านทาน  $R_{\scriptscriptstyle W}$  ของลวดเชื่อม (Bond wire) ขาของ แพกเกตกับแพด (Pad) จะทำให้อิมพีแดนซ์ขาออกในย่านความถี่นี้ (ช่วงที่ 3) เป็น  $R_{_{m}}+R_{_{W}}$  โดย R<sub>m</sub> เป็นความต้านทานของสายโลหะระหว่างแพดจนถึงขาออกของออปแอมป์ จากความถี่นี้ เป็นต้นไปตัวเก็บประจุภายนอกวงจรรวม  $C_{\chi}$  จะมีอิมพีแดนซ์ที่น้อยมากจนสามารถคิดได้ว่าลัด ้วงจรและไม่มีผลต่อค่าอิมพีแดนซ์ขาออกอีก อิมพีแดนซ์ขาออกวงจรจะมีค่าเป็นเท่านี้ไปจนถึง ความถี่รีโซแนนต์ระหว่างตัวเก็บประจุดีคัปปลิ้งในวงจรรวม C<sub>d</sub> กับความเหนี่ยวนำของลวดเชื่อม ขาแพกเกตกับแพด L<sub>w</sub> ที่ความถี่นี้ (ช่วงที่ 4) อิมพีแดนซ์ขาออกของวงจรอาจจะเพิ่มสูงมากเนื่อง จากเกิดรีโซแนนต์เชิงขนานระหว่าง C<sub>d</sub> กับ L<sub>w</sub> แต่สามารถลดได้โดยการปรับขนาดความต้าน ทาน R<sub>m</sub> ของสายโลหะให้มีค่าสูงขึ้นเพื่อลดตัวประกอบคุณภาพ (Quality factor) ลง หลังจากเลย ความถี่นี้ไปแล้ว (ช่วงที่ 5) อิมพีแดนซ์ของตัวเหนี่ยวนำจะมีค่าสูงมากจนทำให้ทั้งความเหนี่ยวนำ และความต้านทานของลวดเชื่อมไม่มีผลต่ออิมพีแดนซ์ขาออกอีก อิมพีแดนซ์ขาออกของวงจรจะ เริ่มลดลงโดยขึ้นกับอิมพีแดนซ์ของตัวเก็บประจุ C<sub>d</sub> เป็นหลัก รูปที่ 4.21ง แสดงผลตอบสนองทาง ความถี่ของวงจรตามแรงดัน และรูปที่ 4.21จ แสดงอิมพีแดนซ์ขาออกของวงจรตามแรงดัน เมื่อ ออปแอมป์ถูกป้อนกลับอัตราขยายเป็นหนึ่ง อิมพีแดนซ์ขาออกของวงจรตามแรงดันมีค่าเป็น <u>Z<sub>open</sub></u> ในย่านความถี่ต่ำไปจนถึงความถี่อัตราขยายเป็นหนึ่ง  $\omega_{\!\scriptscriptstyle u}$  หลังจากความถี่นี้ อิมพีแดนซ์ 1 + A<sub>open</sub> ้ ขาออกจะมีลักษณะเช่นเดียวกับอิมพีแดนซ์ขาออกของออปแอมป์วงรอบเปิดเนื่องจากอัตราขยาย ของออปแอมป์มีค่าน้อยกว่าหนึ่งที่ความถี่สูง เห็นได้ว่าค่าอิมพีแดนซ์สูงสุดของวงจรตามแรงดันจะ มีค่าเป็น  $R_m + R_W$  ในช่วงความถี่หลังจากความถี่อัตราขยายเป็นหนึ่ง $\omega_u$  หรือในช่วง 1 MHz ถึง 100 MHz

ด้วยเหตุนี้การทำให้อิมพีแดนซ์ขาออกมีค่าต่ำในช่วง 1 MHz ถึง 100 MHz จึง ต้องอาศัยตัวเก็บประจุภายนอกมาช่วยลดอิมพีแดนซ์ ในการออกแบบได้ใช้ตัวเก็บประจุภายนอก มีขนาดประมาณ 1µF ซึ่งประกอบไปด้วยตัวประจุขนาด 1µF, 100nF, 10nF และ 1nF ต่อขนาน กันและให้ความต้านทานของ *R<sub>m</sub>* + *R<sub>W</sub>* มีค่าประมาณ 5 Ω ในการจำลองได้กำหนดให้ *L<sub>W</sub>* มีค่า 3 nH ซึ่งในวงจรรวมจริงสร้างขึ้นจากการนำเอาลวดเชื่อมแพด 3 เส้นต่อขนานกัน

#### 4.5 วงจรไบแอส

วงจรไบแอสที่จะกล่าวถึงในหัวข้อนี้ประกอบไปด้วย วงจรสร้างกระแสอ้างอิงให้ องค์ประกอบแต่ละส่วน วงจรไบแอสของออปแอมป์ทั้งในส่วนของตัวอินทิเกรต

4.5.1 วงจรสร้างกระแสอ้างอิง

วงจรสร้างกระแสอ้างอิงให้องค์ประกอบแต่ละส่วนพร้อมด้วยค่ากระแสแสดงดัง รูปที่ 4.21 วงจรไบแอสใช้แหล่งกระแสจากภายนอกวงจรรวมขนาด 240 μA เพื่อนำมาสร้าง กระแสอ้างอิงให้แก่ ออปแอมป์ทั้งสี่ตัวในตัวอินทิเกรต ออปแอมป์ในวงจรตามแรงดันทั้งสามตัว และตัวเปรียบเทียบสถิต เนื่องจากในออปแอมป์แต่ละตัวต้องการแรงดันเพื่อมาไบแอส ทรานซิสเตอร์แหล่งกระแสในออปแอมป์ โดยข้อพิจารณาในเรื่องการเข้าคู่ในการวาดผังวงจรรวม ทรานซิสเตอร์สะท้อนกระแสกับทรานซิสเตอร์ที่นำกระแสไปใช้ต้องวางอยู่ใกล้กันให้มากที่สุด เพื่อ ให้การส่งแรงดันไปในการสะท้อนกระแสมีความผิดพลาดน้อยที่สุด แต่ออปแอมป์แต่ละตัวมีขนาด ใหญ่ ดังนั้นจึงกำหนดให้ออปแอมป์แต่ละตัวใช้วงจรไบแอสแยกกัน ทั้งในส่วนของออปแอมป์ในตัว อินทิเกรตและออปแอมป์ในวงจรตามแรงดัน โดยในการสะท้อนกระแส อัตราส่วนระหว่างกระแสที่ สะท้อนมีค่าไม่เกินสี่เท่า เพื่อให้กระแสในกิ่งที่ใช้งานและกิ่งที่นำมาสะท้อนเป็นสัดส่วนใกล้เคียง ตามที่ออกแบบไว้



**รูปที่ 4.21** วงจรสร้างกระแสอ้างอิงสำหรับจ่ายให้แก่ออปแอมป์และตัวเปรียบเทียบสถิต

#### 4.5.2 วงจรไบแอสของออปแอมป์

วงจรสร้างแรงดันไบอัสให้แก่ออปแอมป์แสดงในรูปที่ 4.22 ออปแอมป์ในตัว อินทิเกรตใช้แหล่งกระแสแบบปกติในส่วนของทรานซิสเตอร์แหล่งกระแส M03 M6a และ M6b โดยสะท้อนกระแสมาจากทรานซิสเตอร์ M66h ผ่านปม **Bp1** และใช้แหล่งกระแสแบบคาสโคด



3 11 4.22 เป็นสายเกิดของกายเอยากษา เหตุเลยหมายได้

แกว่งตัวช่วงกว้าง ในส่วนของทรานซิสเตอร์แหล่งกระแส M3a-M4a และ M3b-M4b โดยสะท้อน กระแสมาจากทรานซิสเตอร์ M3f และ M4e ผ่านปม *Bn1* และ *Bn2* ตามลำดับ นอกจากนี้ภายใน ตัวออปแอมป์เองยังมีทรานซิสเตอร์ M2ab สร้างแรงดันไบแอสคงที่ในปม *Bp2* เทียบกับปม 7 ให้ กับทรานซิสเตอร์ M2a และ M2b ขนาดทรานซิสเตอร์ในวงจรไบแอสของออปแอมป์ที่ใช้ในตัว อินทิเกรตทั้งสี่ขั้นตอนแสดงในตารางที่ 4.9

80001ad1200	ขั้นตอนที่					
นา เหมษายนา	1	2	3	4		
M22e,f,h , M66e,f,h	172 / 0.7	27 / 0.7	25 / 0.7	20 / 0.7		
M3e,f	192 / 0.6	30 / 0.6	28 / 0.6	26 / 0.6		
M31f, M32f, M33f	48 / 0.9	15 / 2.1	14 / 2	13 / 2		
M4e, M4ab	40 / 0.7	6 / 1	6 / 1	5.2 / 1		
M2ab	88 / 0.7	14 / 0.7	12.5 / 0.7	12 / 0.7		
M221, M222, M223	88 / 0.9	14 / 0.8	12.5 / 0.8	12 / 0.9		

ดารางที่ 4.9 ขนาดของทรานซิสเตอร์ที่ใช้ในวงจรไบแอสของออปแอมป์

#### 4.6 วงจรกำเนิดสัญญาณนาฬิกา

วงจรสวิตช์ตัวเก็บประจุต้องการสัญญาณนาฬิกาไร้การเหลื่อมสองเฟสที่มีเฟส การประวิงเวลาเพื่อลดการฉีดประจุที่ขึ้นกับสัญญาณขาเข้า วงจรกำเนิดสัญญาณนาฬิกาสำหรับ วงจรสวิตช์ตัวเก็บประจุที่ใช้แสดงดังรูปที่ 4.23 สัญญาณนาฬิกาความถี่ 64 MHz ป้อนเข้าสู่วงจร หารความถี่สองเท่าเพื่อให้ได้สัญญาณนาฬิกาที่ 32 MHz ที่มีวงรอบหน้าที่ (Duty Cycle) เท่ากับ



รูปที่ 4.23 วงจรกำเนิดสัญญาณนาฬิกา

50 เปอร์เซ็นต์ สัญญาณดังกล่าวถูกป้อนเข้าสู่วงจรสร้างสัญญาณนาฬิกาไร้การเหลื่อมที่มีเฟสการ ประวิงเวลาแบบมาตรฐานต่อไป ทรานซิสเตอร์ M11-M13 และ M21-M23 ต่อกันเป็นตัวอินเวอร์ เตอร์พลวัต ทำให้ขอบขาขึ้นของสัญญาณนาฬิกาที่มีการประวิงขึ้นพร้อมกับขอบขาขึ้นของ สัญญาณนาฬิกาที่ไม่มีการประวิง ซึ่งช่วยเพิ่มเวลาในการเข้าที่ของตัวอินทิเกรตอีกเล็กน้อย ใน การออกแบบนี้ เลือกขนาดของทรานซิสเตอร์ที่ใช้ให้มีความยาวช่องเป็น 0.7 μm ในทุกองค์ ประกอบเพื่อลดความผันผวนของเวลาประวิง อันเนื่องมาจากขนาดของทรานซิสเตอร์และจำนวน ขั้นตอนต่อเรียงของตัวอินเวอร์เตอร์

### 4.7 วงจรปั้มประจุ

ในตัวอินทิเกรตสวิตช์ตัวเก็บประจุที่ใช้ในวิทยานิพนธ์นี้ ตัวเก็บประจุที่ใช้ในขั้น ตอนต้น ๆ มีขนาดใหญ่ และต้องทำการสวิตช์ด้วยความเร็วสูง อีกทั้งสวิตช์ที่ใช้ในการรับสัญญาณ ขาเข้าของตัวอินทิเกรตต้องสามารถรับแรงดันได้ตลอดช่วงแรงดันแหล่งจ่าย ดังนั้นความต้านทาน ของสวิตช์ขณะเปิดวงจรต้องมีค่าต่ำมาก และตัวสวิตช์ควรมีความจุไฟฟ้าต่ำ ภายใต้แรงดันแหล่ง จ่ายที่ 3.3 โวลต์ สามารถสร้างให้สวิตช์ซีมอสต่อวงจรได้ตลอดช่วงแรงดันแหล่งจ่าย แต่สวิตช์ ซีมอสที่ใช้มีความจุไฟฟ้ามากเนื่องมาจากตัวสวิตช์ต้องสร้างจากทรานซิสเตอร์ชนิดเอ็นและชนิดพี แนวทางที่ทำให้สวิตช์มีความต้านทานต่ำและมีความจุไฟฟ้าต่ำ คือการใช้วงจรสวิตช์ปั้มประจุ แนวคิดของวงจรสวิตช์ปั้มประจุสามารถแสดงได้ดังรูปที่ 4.24 เมื่อสวิตช์อยู่ในสถานะเปิดวงจร



**รูปที่** 4.24 วงจรสวิตช์ปั๊มประจุ

ขาเกตของทรานซิสเตอร์สวิตช์ชนิดเอ็นจะถูกต่อกับกราวด์ เมื่อสวิตช์อยู่ในสถานะต่อวงจร ทรานซิสเตอร์สวิตช์ชนิดเอ็นจะถูกต่อด้วยแหล่งจ่ายแรงดันไฟตรงไปต่อคร่อมขาเกตและขาซอร์ส ของสวิตช์ซึ่งทำให้ความต้านทานขณะต่อวงจรมีค่าคงที่ วงจรสวิตช์ปั๊มประจุที่ใช้นี้นำมาจาก[1] วงจรนี้ถูกออกแบบให้แรงดันคร่อมขาทุกคู่ของทรานซิสเตอร์มีแรงดันไม่เกินแรงดันแหล่งจ่ายเพื่อ ให้ไม่มีปัญหาในเรื่องการพังทลายชั้นออกไซด์ของทรานซิสเตอร์ในระยะยาว

การทำงานของสวิตข์ปั๊มประจุนี้สามารถอธิบายได้ดังนี้ เมื่อ  $\phi$ = Low ทรานซิสเตอร์ Mchg และ Mchg1 จะนำไฟฟ้า ทำให้ตัวเก็บประจุ Cs ถูกประจุจนมีแรงดันเท่ากับ แหล่งจ่าย และทรานซิสเตอร์ M5 จะต่อขาเกตของทรานซิสเตอร์ M1 เข้ากับแรงดันแหล่งจ่ายเพื่อ ให้ทรานซิสเตอร์ M1 ไม่นำไฟฟ้า ในขณะเดียวกัน ทรานซิสเตอร์ M3 และ M4 ต่อขาเกตของ ทรานซิสเตอร์ M2 และทรานซิสเตอร์สวิตข์ Msw เข้ากับกราวด์ทำให้ทรานซิสเตอร์สวิตข์ Msw ไม่ นำไฟฟ้า เป็นผลให้สวิตข์ปั๊มประจุอยู่ในสถานะเปิดวงจร และเมื่อทรานซิสเตอร์ M1 และ M2 ไม่ นำไฟฟ้าจึงเป็นการแยกตัวเก็บประจุ Cs ออกจากขาเกตและขาชอร์สของทรานซิสเตอร์ M1 และ M2 ไม่ นำไฟฟ้าจึงเป็นการแยกตัวเก็บประจุ Cs ออกจากขาเกตและขาชอร์สของทรานซิสเตอร์สวิตข์ Msw เมื่อ  $\phi$  = High ทรานซิสเตอร์ Mchg, Mchg1, M3 และ M4 ไม่นำไฟฟ้า ในขณะเดียวกัน ทรานซิสเตอร์ M1 และ M2 จะนำไฟฟ้าอันเนื่องมาจากทรานซิสเตอร์ M6 และ M7 นำไฟฟ้าเป็นผล ให้ตัวเก็บประจุ Cs ไปต่อคร่อมอยู่บนขาเกตและขาชอร์สของทรานซิสเตอร์สวิตข์ Msw ทำให้ สวิตข์ปั๊มประจุอยู่ในสถานะต่อวงจร ในส่วนอื่น ทรานซิสเตอร์ Mc1 และ Mc2 ที่ต่อไขว้กันและตัว เก็บประจุ C1 และ C2 ทำหน้าที่สร้างแรงดันสองเท่าของแหล่งจ่ายเพื่อต่อเข้ากับขาเกตของ ทรานซิสเตอร์ Mchg1 ให้นำไฟฟ้าเพื่อประจุตัวเก็บประจุ Cs ได้ ทรานซิสเตอร์ M3 ที่ต่ออนุกรมอยู่ กับทรานซิสเตอร์ M4 ช่วยลดแรงดันคร่อมขาเดรนและซอร์สของทรานซิสเตอร์ M4 เมื่อแรงดันที่ขา เกตของทรานซิสเตอร์ Msw มีค่าสูงกว่าแรงดันแหล่งจ่ายในขณะที่  $\phi$  = High อย่างไรก็ตาม ความจุปรสิตรวม  $C_{par}$  ที่แผ่นบนของตัวเก็บประจุ Cs จะไปลดแรง ดันคร่อมขาเกตและซอร์สของทรานซิสเตอร์สวิตช์ Msw ทำให้แรงดันคร่อมขาทั้งสองต่ำลงไปจาก แรงดันแหล่งจ่ายเป็น

$$V_{GS} = \frac{C_S}{C_S + C_{par}} V_{dd} \tag{4.16}$$

ในวิทยานิพนธ์นี้ใช้สวิตช์ปั๊มประจุจำนวน 3 ขนาด รวมเป็นจำนวน 6 ตัว ในตัวอิน ทิเกรตสามขั้นตอนแรก ขนาดของตัวเก็บประจุ ความต้านทานขณะเปิด และการกินกำลังงานของ สวิตช์ปั๊มประจุทั้งสามขนาดแสดงในตารางที่ 4.10

สวิตช์ปั๊มประจุใน ตัวอินทิเกรตที่	ความต้านทาน ขณะนำไฟฟ้า (Ω)	Cs (pF)	C1 (pF)	การกินกำลังงาน (μW)
1	15	2	0.1	221
2	50	0.7	0.1	107
3	200	0.3	0.1	80

ตารางที่ 4.10 ข้อมูลของสวิตช์ปั๊มประจุ

# 4.8 การวาดผังวงจรรวม

มอดูเลเตอร์ที่ได้ออกแบบไว้ข้างต้นเป็นส่วนหนึ่งของตัวแปลงแอนะล็อกเป็น ดิจิทัลความละเอียดสูง ดังนั้นในการวาดผังวงจรรวมของวงจรสัญญาณผสมที่มีความไวสูงนี้ ต้อง พิจารณาในหลายด้านด้วยกัน ได้แก่ การวางตำแหน่งวงจรดิจิทัลและตำแหน่งวงจรแอนะล็อก การป้องกันการรบกวนสัญญาณดิจิทัลเข้ามาสู่วงจรแอนะล็อก และการวางทรานซิสเตอร์ ตัวเก็บ ประจุ และตัวต้านทาน เพื่อให้เข้าคู่กัน

ผังวงจรรวมของมอดูเลเตอร์ที่ได้ออกแบบแสดงในรูปที่ 4.25 จากรูปเห็นได้ว่า วงจรดิจิทัลถูกจัดกลุ่มให้อยู่รวมกัน วงจรดิจิทัลนี้ประกอบด้วย วงจรสร้างสัญญาณนาฬิกาไร้การ เหลื่อม แนนด์เกต นอร์เกต ตัวเปรียบเทียบพลวัต ส่วนของตัวเปรียบเทียบสถิตไม่รวมสวิตช์และตัว เก็บประจุ ส่วนของวงจรปั๊มประจุที่ไม่รวมสวิตช์ และวงจรเข้ารหัสอุณหภูมิ วงจรเหล่านี้ใช้แหล่ง จ่ายที่จัดไว้เฉพาะสำหรับกลุ่มวงจรดิจิทัล ทั้งไฟบวกและกราวด์ ถัดออกมาจากวงจรดิจิทัลคือส่วน ของสวิตช์ที่ใช้ในการต่อตัวเก็บประจุเข้ากับสัญญาณขาเข้าหรือแรงดันอ้างอิงทั้งในส่วนของตัว อินทิเกรตและตัวควอนไทซ์สามบิต สวิตช์เหล่านี้ใช้แหล่งจ่ายที่จัดไว้เฉพาะสำหรับกลุ่มสวิตช์เช่น กัน



**รูปที่ 4.26** การวางการ์ดริงบนวงจรรวม

ถัดออกมาจากส่วนของสวิตซ์เป็นส่วนของวงจรแอนะล็อกทั้งหมด ส่วนแรกคือ กลุ่มของตัวเก็บประจุที่ใช้ในตัวอินทิเกรต โดยภายใต้ตัวเก็บประจุเหล่านี้มีบ่อสารเอ็นวางไว้เพื่อ ป้องกันสัญญาณรบกวนที่อาจเชื่อมต่อ (Coupling) เข้ามาทำให้แรงดันในตัวเก็บประจุผิดไป บ่อ สารเอ็นเหล่านี้จัดให้ต่ออยู่กับแรงดันไฟบวกเฉพาะอีกสายหนึ่ง ถัดจากกลุ่มตัวเก็บประจุออกมา คือ ออปแอมป์ที่ใช้ในตัวอินทิเกรต ออปแอมป์เหล่านี้ใช้แหล่งจ่ายที่จัดไว้เฉพาะสำหรับกลุ่มวงจร แอนะล็อก ทั้งไฟบวกและกราวด์ ถัดจากตัวอินทิเกรตในขั้นตอนที่ 2 ถึง 4 เป็นวงจรที่ใช้ตรวจจุแรง ดันภายในของวงจรรวมซึ่งมีไว้ในขั้นการทดสอบวงจรรวม และส่วนสุดท้ายซึ่งอยู่ในด้านล่างสุดคือ วงจรตามแรงดันซึ่งใช้สร้างแรงดันอ้างอิงให้กับมอดูเลเตอร์ทั้งวงจร วงจรนี้แยกใช้แหล่งจ่ายเฉพาะ สำหรับวงจรตามแรงดันอีกเช่นกัน นอกจากนี้ส่วนของวงจรสร้างกระแสตั้งอยู่บริเวณเกือบกลาง วงจรรวมทำหน้าที่สะท้อนกระแสจากแหล่งกระแสอ้างอิงภายนอกให้เป็นสัดส่วนตามที่กำหนดไว้ แล้วจ่ายไปให้แก่วงจรแอนะล็อกทุกส่วน วงจรแบ่งแรงดันด้วยตัวต้านทานสำหรับสร้างแรงดันอ้าง อิง ±0.8 โวลต์ ตั้งอยู่ระหว่างวงจรตามแรงดัน และวงจรแบ่งแรงดันด้วยตัวต้านทานสำหรับสร้าง แรงดันอ้างอิงให้กับตัวควอนไทซ์สามบิตตั้งอยู่ถัดจากตัวอินทิเกรตขึ้นตอนที่สี่ไปทางขวา

การส่งแรงดันอ้างอิง ±0.8 โวลต์ และแรงดันโหมดร่วมไปยังองค์ประกอบต่าง ๆ จะส่งไปตามบัสที่มีทรานซิสเตอร์ชนิดเอ็นต่อดีคัปปลิ้งลงกราวด์อยู่ด้านล่างทำหน้าที่เป็นตัวเก็บ ประจุ ส่วนการส่งแรงดันแหล่งจ่ายของวงจรแอนะล็อกจะส่งไปตามบัสขนาดใหญ่เช่นกัน โดยบัส สำหรับไฟบวกมีทรานซิสเตอร์ชนิดเอ็นต่อดีคัปปลิ้งลงกราวด์อยู่ด้านล่างทำหน้าที่เป็นตัวเก็บประจุ และสำหรับกราวด์มีทรานซิสเตอร์ชนิดพีต่อดีคัปปลิ้งขึ้นไฟบวกเพื่อทำหน้าที่เป็นตัวเก็บประจุเช่น กัน การต่อตัวเก็บประจุดีคัปปลิ้งนี้จะช่วยลดสัญญาณรบกวนและการกระชากกระแสจากแหล่ง จ่ายลงได้ และการใช้ทรานซิสเตอร์เป็นตัวเก็บประจุมีข้อดีในเรื่องความจุไฟฟ้าต่อพื้นที่สูงทำให้ใช้ พื้นที่วงจรรวมน้อยลง

ในการป้องกันสัญญาณรบกวนจากวงจรดิจิทัลเข้ามาสู่วงจรแอนะล็อกทำได้โดย การวางการ์ดริง (Guard ring) และชิลด์ไว้รอบวงจรแอนะล็อกที่ต้องการป้องกัน และรอบวงจร ดิจิทัลเพื่อป้องกันการแพร่กระจายสัญญาณรบกวน ในการวางผังวงจรรวมนี้ได้วางการ์ดริงหลักไว้ 3 ส่วนดังแสดงในรูปที่ 4.26 คือ การ์ดริงของวงจรดิจิทัล การ์ดริงของสวิตช์ และการ์ดริงของวงจร แอนะล็อก เห็นได้ว่า สัญญาณรบกวนจากวงจรดิจิทัลต้องผ่าน การ์ดริงทั้ง 3 ชั้น และบ่อสารเอ็นใต้ ตัวเก็บประจุ ก่อนที่จะเข้ามารบกวนวงจรแอนะล็อกได้ นอกจากการ์ดริงหลักยังมีการ์ดริงย่อย ๆ วางอยู่ในระยะใกล้โดยรอบองค์ประกอบแอนะล็อก ทั้งตัวเก็บประจุ และตัวต้านทานอีกชั้นหนึ่ง [27] ในบัสแรงดันอ้างอิงบางช่วงอาจมีสายโลหะจากวงจรดิจิทัลพาดผ่าน จึงต้องทำการชิลด์บัส แรงดัน





อ้างอิง โดยใช้โลหะชั้นที่สองเป็นชิลด์ ในขณะที่บัสของแรงดันอ้างอิงใช้โลหะชั้นที่หนึ่ง และโลหะ จากวงจรดิจัทัลจัดให้อยู่ในโลหะชั้นที่สาม

ในการวางองค์ประกอบเพื่อให้เกิดความเข้าคู่ที่ดีนั้น สามารถทำได้โดยการวาง องค์ประกอบให้มีจุดเซนทรอยด์ร่วมกัน (Common Centriod) และใช้องค์ประกอบหุ่น (Dummy Element) วางอยู่โดยรอบองค์ประกอบที่ใช้ในระยะห่างเดียวกันกับระยะห่างระหว่างองค์ประกอบ ที่ใช้ [28-29] การวางองค์ประกอบให้มีจุดเซนทรอยด์อยู่ร่วมกันจะช่วยทำให้องค์ประกอบแต่ละตัว มีค่าใกล้เคียงกัน ส่วนการใช้องค์ประกอบหุ่นจะทำให้ลดความแปรปรวนของค่าขององค์ประกอบ อันเนื่องมากจากขอบแต่ละด้านขององค์ประกอบถูกกัดระหว่างกระบวนการผลิตไม่เท่ากัน การ วางตัวเก็บประจุเพื่อให้เกิดการเข้าคู่ที่ดีนั้นทำได้ดังรูปที่ 4.27 ตัวเก็บประจุที่ใช้งานแต่ละตัวถูก สร้างขึ้นมาจากตัวเก็บประจุหน่วยย่อย ๆ หลายตัวโดยแต่ละตัววางตัวกระจายกันอยู่โดยมีจุด เซนทรอยด์อยู่ร่วมกันและมีตัวเก็บประจุหุ่นวางอยู่โดยรอบ โดยขั้วทั้งสองของตัวเก็บประจุหุ่นต่อ อยู่กับกราวด์ สำหรับทรานซิสเตอร์ การวางให้จุดเซนทรอยด์อยู่ร่วมกันทำได้ดังรูปที่ 4.28



**รูปที่ 4.28** แสดงการวางทรานซิสเตอร์ โดยมีจุดเซนทรอยด์อยู่ร่วมกัน และมีทรานซิสเตอร์หุ่นอยู่ที่ปลายทั้งสองด้าน

ทรานซิสเตอร์สองตัวถูกสร้างขึ้นจากทรานซิสเตอร์ย่อยขนาดเล็กหลายตัววางเรียงตัวกันอยู่ในรูป แบบ "ABBAABBA" โดย A แทนทรานซิสเตอร์ย่อยของตัวที่หนึ่งและ B ทรานซิสเตอร์ย่อยของตัว ที่สอง และบริเวณด้านปลายแต่ละข้างมีทรานซิสเตอร์หุ่นซึ่งขาเกตต่อไว้กับขาซอร์สเพื่อให้ ทรานซิสเตอร์อยู่ในสภาวะไม่ทำงาน สำหรับการวางตัวต้านทานให้จุดเซนทรอยด์อยู่ร่วมกันทำได้ โดยการแบ่งตัวต้านทานออกเป็นส่วนย่อยและจัดเรียงในลักษณะเช่นเดียวกับทรานซิสเตอร์ดัง กล่าวไว้ข้างต้น

วงจรรวมทั้งหมดโดยรวมแพด (Pad) ถูกวาดให้อยู่พื้นที่ผลึกขนาด 3870 um x 3120 um คิดเป็นพื้นที่ขนาด 12.1 ตารางมิลลิเมตร รูปที่ 4.29 แสดงรูปถ่ายผลึกของวงจร มอดูเลเตอร์ที่ได้จากการเจือสาร วงจรรวมรวมของมอดูเลเตอร์นี้ถูกบรรจุอยู่ในตัวถังแบบ JLCC44 โดยมีขาสัญญาณแสดงดังรูปที่ 4.30


ร**ูปที่ 4.29** รูปถ่ายผลึกของวงจรมอดูเลเตอร์ที่ได้จากการเจือสาร



**รูปที่ 4.30** ตัวถังที่บรรจุวงจรรวมพร้อมขาสัญญาณ

ในบทนี้ได้กล่าวถึงการออกแบบวงจรแอนะล็อกที่ใช้ในตัวมอดูเตอร์ อันได้แก่ ออป แอมป์ ตัวเปรียบเทียบพลวัต ตัวเปรียบเทียบสถิต วงจรสร้างแรงดันอ้างอิง วงจรสร้างกระแสอ้าง อิงวงจรสร้างแรงดันไบแอส วงจรสร้างสัญญาณนาฬิกาไร้การเหลื่อม วงจรปั๊มประจุ รวมไปถึงการ วาดผังวงจรรวม

ออปแอมป์ที่ใช้ในตัวอินทิเกรตเป็นชนิดสองขั้นตอนที่มีขั้นตอนภายในเป็นแบบ เทเลสโคปิกและขั้นตอนที่สองเป็นแบบซอร์สร่วมทำให้มีการกินกำลังงานต่ำและมีสัญญาณรบ กวนต่ำ การชดเชยในออปแอมป์เป็นแบบคาสโคดปรับปรุงซึ่งสามารถเพิ่มความถี่ของโพลปรสิต ให้ไปอยู่ที่ความถี่สูงกว่าจากการชดเชยแบบคาสโคดปกติ ทำให้ออปแอมป์มีแบนด์วิดท์ที่ใช้งานสูง กว่า ตัวเปรียบเทียบพลวัตและตัวเปรียบเทียบสถิตที่ใช้ในตัวควอนไทซ์ออกแบบให้มีออฟเซตต่ำ กว่าข้อกำหนดและความเร็วในการเปรียบเทียบเร็วตามข้อกำหนด

แรงดันอ้างอิงของระบบสร้างจากตัวต้านทานแบ่งแรงดันป้อนให้วงจรตามแรงดัน เพื่อให้สามารถจ่ายกระแสได้ วงจรตามแรงดันอาศัยออปแอมป์ต่อป้อนกลับอัตราขยายเป็นหนึ่ง ตัวเก็บประจุภายในวงจรรวมและตัวเก็บประจุภายนอกวงจรรวมในการสร้างอิมพีแดนซ์ขาออกให้ มีค่าต่ำทุกย่านความถี่ ออปแอมป์ที่ใช้เป็นชนิดสองขั้นตอนที่มีขั้นตอนขาออกเป็นวงจรตามซอร์ส สำหรับแรงดันอ้างอิงของตัวควอนไทซ์สามบิตสร้างจากตัวต้านทานแบ่งแรงดันมาจาแรงดันอ้างอิง ของระบบอีกทีหนึ่ง วงจรสร้างกระแสอ้างอิงเป็นวงจรสะท้อนกระแสแบบปกติ กระแสทั้งหมดอ้าง อิงมาจากแหล่งกระแสขนาด 240 μA จากภายนอกวงจรรวม ส่วนสร้างแรงดันไบแอสของ ออปแอมป์หลักประกอบไปด้วย วงจรสะท้อนกระแสแบบปกติ และวงจรสะท้อนกระแสแบบ คาสโคดแกว่งตัวช่วงกว้าง

วงจรสร้างสัญญาณนาฬิกาไร้การเหลื่อมใช้วงจรเกตที่ออกแบบให้มีขนาดช่อง ทรานซิสเตอร์ใหญ่กว่าขนาดช่องในวงจรดิจิทัลเพื่อลดความผันผวนของเวลาประวิง นอกจากนี้ยัง มีการใช้วงจรบั้มประจุเพื่อเปิดสวิตซ์ขาเข้าของตัวอินทิเกรตสามตัวแรกเพื่อให้รับแรงดันสัญญาณ ได้ตลอดช่วงของแหล่งจ่าย วงจรบั้มประจุนี้ถูกออกแบบให้แรงดันคร่อมขาทุกคู่ของทรานซิสเตอร์ มีแรงดันไม่เกินแรงดันแหล่งจ่ายเพื่อให้ไม่มีปัญหาในเรื่องการพังทลายชั้นออกไซด์ของ ทรานซิสเตอร์ในระยะยาว ในส่วนการวาดผังวงจรรวม ได้คำนึงถึงการวางองค์ประกอบให้มีการ เข้าคู่ และการป้องกันการรบกวนวงจรแอนะล็อกจากวงจรดิจิทัลเป็นหลัก การจำลองการทำงานวงจรด้วยโปรแกรม HSPICE โดยใช้ข้อมูลวงจรที่สกัดมา จากผังวงจรรวมซึ่งรวมผลของความจุไฟฟ้าปรสิตแล้ว และนำผลมาประมวลผลในส่วนของตัว กรองดิจิทัลโดยซอฟต์แวร์ พบว่าค่าอัตราส่วนสัญญาณต่อสัญญาณรบกวน (SNR) มีค่า 100 dB และอัตราส่วนสัญญาณต่อสัญญาณรบกวนรวมความเพี้ยน (SNDR) มีค่า 89 dB ที่สัญญาณไซน์ ขาเข้าขนาด –4 dB ความถี่ 108kHz การกินกำลังงานของวงจรส่วนต่าง ๆ แสดงดังรูปที่ 4.31



# บทที่ 5

### การทดสอบวงจรรวม

### 5.1 ระบบทดสอบวงจรรวม

ระบบทดสอบวงจรรวมมีลักษณะดังรูปที่ 5.1 มอดูเลเตอร์ถูกไบอัสด้วยแหล่ง กระแสภายนอกขนาด 240 µA โดยมีตัวเก็บประจุขนาด 1 µF ต่อดีคัปปลิ้งอยู่ที่แรงดันอ้างอิงทั้ง 3 ค่า สัญญาณไซน์ที่ใช้ในการทดสอบมอดูเลเตอร์นำมาจากเครื่องวิเคราะห์สัญญาณ (Agilent 35670A Signal Analyzer) นำมาผ่านวงจรกรองผ่านแถบอับดับสี่เพื่อลดสัญญาณรบกวน วงจร กรองผ่านแถบสร้างขึ้นในรูปแบบขั้นบันได (Ladder) จากตัวเหนี่ยวนำและตัวเก็บประจุซึ่งเป็น อุปกรณ์ที่ไม่สร้างสัญญาณรบกวน สัญญาณที่กรองได้จากวงจรกรองจะถูกป้อนให้แก่วงจรแปลง สัญญาณออกด้านเดียวเป็นสัญญาณผลต่าง (Single-ended-to-fully-differential converter) ซึ่ง สร้างโดยออปแอมป์ชนิดสัญญาณรบกวนต่ำดังแสดงในรูปที่ 5.2 มอดูเลเตอร์ใช้สัญญาณนาฬิกา จากวงจรออสซิสเลเตอร์ภายนอกเพื่อสร้างสัญญาณนาฬิกาไร้การเหลื่อมภายในวงจรรวมและส่ง สัญญาณนาฬิกาความถี่ที่เป็นความถี่ครึ่งหนึ่งของสัญญาณนาฬิกาที่ป้อนเข้ามาออกมาเพื่อให้ อุปกรณ์ภายนอกซิงโครในส์ในการรับผลการมอดูเลตของมอดูเลเตอร์ซึ่งอยู่ในรูปข้อมูล ดิจิทัล 5 บิต คือ C1,C2,B0,B1 และ B2



**รูปที่ 5.1** ระบบที่ใช้ทดสอบมอดูเลเตอร์เดลต้าซิกม่า



**รูปที่ 5.2** วงจรแปลงสัญญาณออกด้านเดียวเป็นสัญญาณแบบผลต่าง

ข้อมูลทั้ง 5 บิตที่ได้จากมอดูเลเตอร์จะถูกจัดเก็บโดยเครื่องวิเคราะห์สัญญาณ ตรรกะ (HP 1663 CS Logic Analyzer) ซึ่งสามารถเก็บข้อมูลได้สูงสุดจำนวน 8192 ชุด ข้อมูลดัง กล่าวจะถูกนำมาประมวลสัญญาณดิจิทัลด้วยซอฟต์แวร์ในส่วนของ วงจรตรรกะหักล้างสัญญาณ รบกวน ตัวกรองเดซิเมชั่น ตัวกรองเอฟไออาร์ และวัดอัตราส่วนสัญญาณต่อสัญญาณรบกวน (SNR) และอัตราส่วนสัญญาณต่อสัญญาณรบกวนรวมความเพี้ยน (SNDR) การวัดอัตราส่วน สัญญาณต่อสัญญาณรบกวน และอัตราส่วนสัญญาณต่อสัญญาณรบกวนรวมความเพี้ยน ใช้วีธี การวัดความผิดพลาดต่ำสุดของสัญญาณไซน์ (Sinusoidal Minimum Error Method) ตามงาน วิจัย [30]

มอดูเลเตอร์ใช้แรงดันแหล่งจ่ายจากวงจรรวมคงค่าแรงดัน LM317T สองตัวซึ่ง กำเนิดแรงดันขนาด 3.3 โวลต์แยกให้ทั้งส่วนแอนะล็อกและดิจิทัล ในการออกแบบแผ่นพิมพ์ ลายวงจร ได้แยกระนาบกราวด์ของวงจรแอนะล็อกและวงจรดิจิทัลออกจากกัน โดยให้กราวด์ ของวงจรทั้งสองต่อถึงการผ่านหลอดเฟอร์ไรท์ (Ferrite Bead) รายละเอียดของวงจรทดสอบแสดง ในภาคผนวก ค นอกจากนี้ขณะทำการทดสอบ วงจรทั้งหมดถูกบรรจุอยู่ในกล่องอลูมิเนียมหนา 3 มิลลิเมตรเพื่อป้องกันสัญญาณรบกวนที่อาจแพร่เข้ามาได้จากภายนอก

### 5.2 ผลการทดสอบและวิเคราะห์ผลการทดสอบ

ตัวแปลงแอนะล็อกเป็นดิจิทัลชนิดเดลต้าซิกม่านี้สามารถบ่งชี้ได้ด้วยการวัดคุณ สมบัติใน 4 ด้าน คือ อัตราส่วนสัญญาณต่อสัญญาณรบกวน สัญญาณรบกวน ลักษณะสเปกตรัม สัญญาณของข้อมูลขาออก และการกินกำลังงาน 5.2.1. การวัดอัตราส่วนสัญญาณต่อสัญญาณรบกวน

อัตราส่วนสัญญาณต่อสัญญาณรบกวน (SNR) และอัตราส่วนสัญญาณต่อ สัญญาณรบกวนรวมความเพี้ยน (SNDR) ของมอดูเลเตอร์ขณะทำงานที่ความถี่สัญญาณนาฬิกา 32 MHz ซึ่งมีอัตราไนควิสต์ที่ 1 MHz เมื่อสัญญาณไซน์ขาเข้ามีความถี่ 100 kHz เทียบกับกำลัง งานสัญญาณขาเข้าขนาด ต่าง ๆ แสดงในรูปที่ 5.3ก ในกรณีนี้อัตราส่วนสัญญาณต่อสัญญาณ



ร**ูปที่ 5.3** อัตราส่วนสัญญาณต่อสัญญาณรบกวนเทียบกับกำลังงานสัญญาณขาเข้า (ก) สัญญาณไซน์ความถี่ 100 kHz มอดูเลเตอร์ทำงานที่ความถี่ 32 MHz (ข) สัญญาณไซน์ความถี่ 5.5 kHz มอดูเลเตอร์ทำงานที่ความถี่ 2 MHz

(ข)

รบกวนสูงสุดมีค่าเป็น 75 dB เกิดขึ้นเมื่อสัญญาณขาเข้ามีขนาด –1 dB เทียบกับขนาดสัญญาณ เต็มสเกล (สัญญาณไซน์ที่มีค่ายอด 1.6 V) และพิสัยพลวัตมีค่า 78 dB หรือได้เป็น 12.5 บิต เมื่อ ลดความถี่สัญญาณนาฬิกาลงเป็น 2 MHz ซึ่งมีอัตราไนควิสต์ที่ 62.5 kHz และใช้สัญญาณไซน์ ความถี่ 5.5 kHz ในการทดสอบ อัตราส่วนสัญญาณต่อสัญญาณรบกวนและอัตราส่วนสัญญาณ ต่อสัญญาณรบกวนรวมความเพี้ยนเทียบกับกำลังงานสัญญาณขาเข้าแสดงในรูปที่ 5.3ข ในกรณี นี้อัตราส่วนสัญญาณต่อสัญญาณรบกวนสูงสุดมีค่าเป็น 85 dB เกิดขึ้นเมื่อสัญญาณขาเข้ามี ขนาด –4 dB เทียบกับขนาดสัญญาณเต็มสเกลและพิสัยพลวัตมีค่า 93 dB ซึ่งคิดได้เป็น 15 บิต

ผลการวัดอัตราส่วนสัญญาณต่อสัญญาณรบกวนที่ได้มีค่าน้อยกว่าค่าที่ได้ กำหนดไว้ในการออกแบบและได้จากผลการจำลอง (98dB) ซึ่งคาดว่าเป็นผลมาจากแรงดันแหล่ง จ่ายวงจรแอนะล็อกและแรงดันสัญญาณอ้างอิงของวงจรมอดูเลเตอร์ถูกรบกวนจากสัญญาณ นาฬิกาความถี่สูง ทั้งจากภายนอกวงจรรวมและภายในวงจรรวมเอง ในระหว่างการทดลองพบว่า การรบกวนนี้มีลักษณะเป็นสัญญาณรายคาบตรงกับสัญญาณนาฬิกา และขนาดการรบกวนมีค่า เพิ่มขึ้นตามความถี่ของสัญญาณนาฬิกา รูปที่ 5.4ก และ 5.4ข แสดงสัญญาณรบกวนบนแรงดัน อ้างอิงอันเนื่องมาจากสัญญาณนาฬิกา รูปที่ 5.4ก และ 5.4ข แสดงสัญญาณรบกวนบนแรงดัน อ้างอิงอันเนื่องมาจากสัญญาณนาฬิกาที่ความถี่ 32 MHz และ 2 MHz ลักษณะดังกล่าวนี้คาดว่า เป็นสาเหตุอันหนึ่งที่ทำให้มอดูเลเตอร์ที่ทำงานที่ความถี่ 32 MHz มีอัตราส่วนสัญญาณต่อ สัญญาณรบกวนมีค่าต่ำกว่าขณะมอดูเลเตอร์ทำงานที่ความถี่ 2 MHz นอกจากนี้แรงดันอ้างอิง สร้างขึ้นจากการใช้ตัวต้านทานแบ่งแรงดันจากแรงดันแหล่งจ่ายวงจรแอนะล็อก ทำให้แรงดันอ้าง อิงที่ได้ถูกรบกวนได้ง่ายผ่านมาจากการรบกวนบนแรงดันแหล่งจ่ายอีกทางหนึ่ง

จากรูปที่ 5.3ก และ 5.3ข เห็นได้ว่าที่สัญญาณขาเข้าขนาดใหญ่ ค่าอัตราส่วน สัญญาณต่อสัญญาณรบกวนรวมความเพี้ยนจะลดลงมากกว่าอัตราส่วนสัญญาณต่อสัญญาณ รบกวนรวมเพียงอย่างเดียวมากเนื่องจากสัญญาณขาเข้ามอดูเลเตอร์ไม่ได้มีเพียงองค์ประกอบ ความถี่เดียว แต่ยังคงมีองค์ประกอบความถี่ฮาร์มอนิกปนขนาดเล็กปนอยู่ (ซึ่งสามารถตรวจพบได้ โดยการใช้เครื่องวิเคราะห์สัญญาณพิสัยพลวัตสูง) แม้ว่าจะผ่านการกรองจากวงจรกรองผ่านแถบ แบบตัวเหนี่ยวนำและตัวเก็บประจุแล้วก็ตาม จึงทำให้มอดูเลเตอร์แปลงสัญญาณได้อัตราส่วน สัญญาณต่อสัญญาณรบกวนรวมความเพี้ยนลดลง ทั้งนี้คาดว่าเป็นมาจากความไม่เป็นเชิงเส้น ของตัวเหนี่ยวนำและตัวเก็บประจุในวงจรกรองแถบผ่าน

นอกจากนี้ ได้ทดลองเปลี่ยนค่าอัตราขยายของตัวอินทิเกรตและสัมประสิทธิ์บาง ตัว (Ga1, Gb1, a1) ซึ่งมีความไวต่อความแปรปรวนมาก พบว่าทำให้อัตราส่วนสัญญาณต่อ



(ข) มอดูเลเตอร์ทำงานที่ความถี่ 2 MHz

สัญญาณรบกวนดีขึ้นประมาณ 0.5 dB ดังนั้นการลดลงของอัตราส่วนสัญญาณต่อสัญญาณรบ กวนจึงไม่ได้เป็นผลมาจากความเข้าคู่ของตัวเก็บประจุในวงจรรวม

5.2.2 สัญญาณรบกวน

การวัดกำลังสัญญาณรบกวนทำได้โดยการลัดวงจรขาเข้าของมอดูเลเตอร์และต่อ เข้ากับแรงดันโหมดร่วม ค่ากำลังงานสัญญาณรบกวนคำนวณได้จากความแปรปรวนเชิงสถิติ (Variance) ของข้อมูลจากการแปลงขั้นสุดท้ายซึ่งได้จากตัวกรองดิจิทัล จากการทดลองพบว่า กำลังของสัญญาณรบกวนของมอดูเลเตอร์ในขณะที่ทำงานที่สัญญาณนาฬิกาที่ 32 MHz มีค่า –78.6 dB เทียบกับกำลังงานสัญญาณเต็มสเกล (1.6Vpeak) อย่างไรก็ตามเมื่อลดความถี่ สัญญาณนาฬิกาลงจะพบว่าปริมาณสัญญาณรบกวนมีค่าลดลงดังแสดงในรูปที่ 5.5

การที่มอดูเลเตอร์มีสัญญาณรบกวนภายในต่ำลงเมื่อความถี่สัญญาณนาฬิกาลด ต่ำลง คาดว่าเป็นผลมาจากการรบกวนแรงดันอ้างอิงจากสัญญาณนาฬิกาเช่นเดียวกัน



**รูปที่** 5.5 ปริมาณกำลังงานสัญญาณรบกวนเมื่อมอดูเลเตอร์ทำงานที่ความถี่ต่าง ๆ

5.2.3 การวัดสเปกตรัมสัญญาณขาออกของตัวแปลง

สเปกตรัมของข้อมูลขาออกของมอดูเลเตอร์หลังจากผ่านวงจรตรรกะหักล้าง สัญญาณรบกวน ที่สัญญาณขาเข้าขนาด –4 dB เมื่อมอดูเลเตอร์ทำงานที่ความถี่ 32 MHz และ 2 MHz ภายในแบนด์วิดท์การสุ่มตัวอย่าง แสดงในรูปที่ 5.6ก และ 5.7ก ตามลำดับ รูปที่ 5.6ก และ 5.7ก แสดงให้เห็นว่าสเปกตรัมของข้อมูลขาออกของมอดูเลเตอร์ประกอบไปด้วยสัญญาณ



ร**ูปที่ 5.6** สเปกตรัมสัญญาณขาออกของมอดูเลเตอร์สุ่มตัวอย่างที่ความถี่ 32 MHz (ก) ภายในแบนด์วิดท์การสุ่มตัวอย่าง (ข) ภายในแบนด์วิดท์ของสัญญาณ



**รูปที่ 5.6** สเปกตรัมสัญญาณขาออกของมอดูเลเตอร์สุ่มตัวอย่างที่ความถี่ 2 MHz (ก) ภายในแบนด์วิดท์การสุ่มตัวอย่าง (ข) ภายในแบนด์วิดท์ของสัญญาณ

ขาเข้ารูปไซน์และรบกวนควอนไทซ์ที่ถูกจัดสัณฐานภายใต้แบนด์วิดท์ของการสุ่มตัวอย่าง ส่วน สเปกตรัมของข้อมูลสุดท้ายที่ได้จากการแปลงภายในแบนด์วิดท์ของสัญญาณขาเข้า แสดงในรูปที่ 5.6ข และ 5.7ข เห็นได้ว่าพื้นสัญญาณรบกวน (Noise floor) ขณะมอดูเลเตอร์ทำงานที่ความถี่ 2 MHz มีค่าต่ำกว่าในกรณีที่มอดูเลเตอร์ทำงานที่ความถี่ 32 MHz ซึ่งสอดคล้องกับผลการวัด สัญญาณรบกวนดังที่กล่าวไว้ในหัวที่แล้ว องค์ประกอบฮาร์โมนิกที่ปรากฏขึ้นในสเปกตรัมของ สัญญาณขั้นสุดคาดว่าเป็นผลมาจากสัญญาณขาเข้าของมอดูเลเตอร์มีความเพี้ยนเนื่องจากความ ไม่เป็นเชิงเส้นของวงจรกรอง

5.2.4 การวัดการกินกำลังงาน

วงจรรวมของมอดูเลเตอร์ประกอบไปด้วยส่วนแอนะล็อกและดิจิทัล การกินกำลัง งานของทั้งสองส่วนแสดงได้ดังตารางที่ 5.1

	-	· · ·
การกินกำลังงานใน	จากการทดสอบ	จากการออกแบบ
ภาคแอนะล็อก	142.5 mW	150.4 mW
ภาคดิจิทัล	44.9 mW	9.6 mW
	(รวมแพด)	(ไม่รวมแพด)

**ตารางที่ 5.1** การกินกำลังงานของมอดูเลเตอร์ในส่วนต่าง ๆ

จากตารางที่ 5.2 เห็นได้ว่าการกินกำลังงานในภาคแอนะล็อกจากการทดสอบมี ค่าใกล้เคียงกับการกินกำลังงานที่ได้จากการออกแบบ ในการออกแบบได้กำหนดให้ขาของแรงดัน แหล่งจ่ายวงจรดิจิทัลและขาแรงดันแหล่งจ่ายของแพดเป็นขาเดียวกัน ดังนั้นกำลังงานในส่วนที่วัด ได้นี้จึงเป็นผลรวมจากการกินกำลังงานของทั้งสองส่วน จึงไม่สามารถหาส่วนการกินกำลังงานที่แท้ จริงของวงจรดิจิทัลในวงจรมอดูเลเตอร์เพื่อการเปรียบเทียบได้

# 5.3 สรุป

ในบทนี้ได้กล่าวถึง การทดสอบวงจรรวม ผลการทดสอบวงจรรวมและการ วิเคราะห์ผลการทดสอบ

มอดูเลเตอร์ต้นแบบเมื่อทำงานที่สัญญาณนาฬิกา 32 MHz ซึ่งมีอัตราไนควิสต์ที่ 1 MHz สามารถแปลงสัญญาณให้มีอัตราส่วนสัญญาณต่อสัญญาณรบกวนสูงสุด 75 dB ในขณะ ที่พิสัยพลวัตมีค่า 78 dB หรือเทียบเท่า 12.5 บิต ที่สัญญาณไซน์ความถี่ 100 kHz และมีกำลัง สัญญาณรบกวนขาเข้า –78.6 dB เทียบกับกำลังงานสัญญาณไซน์เต็มสเกล และเมื่อลดความถี่ สัญญาณนาฬิกาเป็น 2 MHz ทำให้อัตราไนควิสต์มีค่าที่ 62.5 kHz มอดูเลเตอร์สามารถแปลง สัญญาณให้มีอัตราส่วนสัญญาณต่อสัญญาณ รบกวนสูงสุด 85 dB ในขณะที่พิสัยพลวัตมีค่า 93 dB หรือเทียบเท่า 15 บิต ที่สัญญาณไซน์ความถี่ 5.5 kHz และมีกำลังสัญญาณรบกวนขาเข้า –93 dB เทียบกับกำลังงานสัญญาณไซน์เต็มสเกล การกินกำลังงานรวมของมอดูเลเตอร์ซึ่งรวม แพดมีค่า 188 mW

การที่มอดูเลเตอร์แปลงสัญญาณได้มีความละเอียดน้อยกว่าความละเอียดที่ได้ จากผลการจำลอง (ซึ่งมีอัตราส่วนสัญญาณต่อสัญญาณรบกวนสูงสุดที่ 100 dB และอัตราส่วน สัญญาณต่อสัญญาณรบกวนรวมความเพี้ยนที่ 89 dB ที่สัญญาณไซน์ขาเข้าความถี่ 108 kHz ขนาด –4 dB เทียบกับสัญญาณเต็มสเกล ขณะมอดูเลเตอร์ทำงานที่สัญญาณนาฬิกา 32 MHz) คาดว่าเป็นผลมาแรงดันอ้างอิงถูกรบกวนจากสัญญาณนาฬิกาเป็นหลัก

# สรุป

## 6.1 ข้อสรุป

วิทยานิพนธ์นี้นำเสนอการออกแบบตัวแปลงแอนะล็อกเป็นดิจิทัลชนิดเดลต้า ชิกม่า ที่มีความละเอียด 16 บิต และอัตราการแปลงข้อมูล 1 MS/s ทำงานที่แหล่งจ่าย 3.3 โวลต์ โดยใช้เทคโนโลยีซีมอส 0.5 ไมโครเมตร ในการออกแบบเน้นถึงการลดการกินกำลังงานในทุกขั้น ตอนทั้งในระดับสถาปัตยกรรมและการออกแบบระดับวงจร มอดูเลเตอร์ที่ใช้มีโครงสร้างเป็นแบบ ต่อเรียง 2-1-1 มีตัวควอนไทซ์ 1 บิตในมอดูเลเตอร์สองชั้นแรก และตัวควอนไทซ์ 3 บิตในชั้นสุด ท้าย โดยใช้อัตราการสุ่มเกินที่ 32 เท่า ด้วยโครงสร้างแบบต่อเรียง อันดับและอัตราการสุ่มเกิน ของมอดูเลเตอร์ที่เลือกใช้เป็นค่าที่ทำให้การกินกำลังมีค่าต่ำในขณะที่ความแม่นยำของค่าอัตรา ขยายต่าง ๆ ยังสามารถสร้างได้ในเทคโนโลยีวงจรรวม ในมอดูเลเตอร์ประกอบด้วยองค์ประกอบ สำคัญคือ ตัวอินทิเกรต ตัวควอนไทซ์ ตัวแปลงดิจิทัลเป็นแอนะล็อกป้อนกลับ และแรงดันอ้างอิง ความไม่เป็นอุดมคติขององค์ประกอบเหล่าอันเกิดจากกระบวนการผลิตทำให้อัตราส่วนสัญญาณ ต่อสัญญาณรบกวนของตัวแปลงลดลงไปจากอุดมคติ การกำหนดข้อกำหนดขององค์ประกอบใน แต่ละส่วนสามารถหาได้โดยการจำลองเชิงพฤติกรรม

การออปติไมซ์กำลังงานในระดับสถาปัตยกรรมทำโดยการจัดสรรปริมาณ สัญญาณรบกวนให้แก่ตัวอินทิเกรตแต่ละขั้นตอนอย่างเหมาะสมซึ่งทำให้การกินกำลังงานรวมของ ทั้งระบบมีค่าน้อยสุด และการออปติไมซ์กำลังงานในระดับตัวอินทิเกรตเป็นการจัดสรรปริมาณ สัญญาณรบกวนให้แก่แหล่งกำเนิดสัญญาณรบกวนทางกายภาพซึ่งทำให้การกินกำลังงานรวม ของตัวอินทิเกรตมีค่าน้อยสุดภายใต้ปริมาณสัญญาณรบกวนรวมค่าหนึ่งที่กำหนดให้ ผลที่ได้จาก การออปติไมซ์คือ ค่ากระแสไบอัสสถิต และค่าตัวเก็บประจุสุ่มตัวอย่างและตัวเก็บประจุชดเชยใน ออปแอมป์ ซึ่งสามารถนำไปใช้ในการออกแบบระดับวงจร

มอดูเลเตอร์ประกอบไปด้วยวงจรต่าง ๆ ได้แก่ ออปแอมป์ ตัวเปรียบเทียบพลวัต ตัวเปรียบเทียบสถิต วงจรสร้างแรงดันอ้างอิง วงจรสร้างกระแสอ้างอิง วงจรสร้างแรงดันไบแอส วงจรสร้างสัญญาณนาฬิกาไร้การเหลื่อม วงจรปั้มประจุ ออปแอมป์ในตัวอินทิเกรตเป็นแบบสอง ขั้นตอนโดยขั้นตอนขาเข้าเป็นแบบเทเลสโคปิกและขั้นตอนขาออกเป็นแบบซอร์สร่วม ใช้การชด เชยแบบคาสโคดปรับปรุงซึ่งทำให้ตำแหน่งโพลเชิงซ้อนที่ความถี่สูงอยู่ที่ความถี่สูงกว่าการชดเซย แบบอื่นทำให้สามารถสร้างตัวอินทิเกรตให้มีแบนด์วิดท์มากกว่าการชดเชยในรูปแบบอื่น นอกจาก นี้ยังมีศูนย์ในด้านซ้ายของแกนจินตภาพช่วยปรับปรุงผลตอบทางเวลาให้ดีขึ้น

มอดูเลเตอร์ต้นแบบเมื่อนำมาทำงานร่วมกับตัวกรองดิจิทัลโดยใช้ซอฟต์แวร์ สามารถแปลงสัญญาณให้มีอัตราส่วนสัญญาณต่อสัญญาณรบกวนสูงสุด 75 dB และมีพิสัย พลวัต 78 dB หรือคิดเป็น 12.5 บิต ที่สัญญาณไซน์ความถี่ 100 kHz ที่สัญญาณนาฬิกา 32 MHz และเมื่อลดสัญญาณนาฬิกาลงเป็น 2 MHz อัตราส่วนสัญญาณต่อสัญญาณรบกวนสูงสุดมีค่า 85 dB และมีพิสัยพลวัต 93 dB ซึ่งคิดเป็น 15 บิต ที่สัญญาณไซน์ความถี่ 5.5 kHz ในขณะที่การ กินกำลังงานรวมของมอดูเลเตอร์มีค่า 188 mW

# 6.2 ข้อเสนอแนะ

ข้อเสนอแนะในการปรับปรุงและพัฒนาการออกแบบตัวแปลงแอนะล็อกเป็น ดิจิทัลชนิดเดลต้าซิกม่าในอนาคตมีดังต่อไปนี้

- 1. ออกแบบแหล่งกำเนิดแรงดันอ้างอิงโดยอ้างอิงจากแรงดันแบนด์แกปเพื่อลด การรบกวนจากแรงดันแหล่งจ่าย
- ปรับปรุงแผ่นพิมพ์ลายวงจรที่ใช้ในการทดสอบให้มีการป้องกันการรบกวนจาก แหล่งกำเนิดสัญญาณนาฬิกาได้ดีขึ้น
- 3. นำเทคนิคการสุ่มตัวอย่างสองเท่ามาใช้เพื่อเพิ่มอัตราการแปลง [31]-[34]
- น้ำเทคนิคการเลือกสัมประสิทธิ์ในตัวมอดูเลเตอร์เพื่อให้มีช่วงแกว่งขาออกของ ตัวอินทิเกรตมีขนาดเล็กลงมาใช้ เพื่อให้ช่วงสัญญาณเข้ามีขนาดใหญ่ขึ้น
- สร้างวงจรดิจิทัลในส่วนของตัวกรองเดซิเมชั่นและตัวกรองเอฟไออาร์ไว้ใน วงจรรวมเดียวกัน เพื่อให้ผู้ใช้สามารถใช้งานได้ง่ายขึ้น
- นำวิธีการออปติไมซ์ไปปรับปรุงและพัฒนาต่อเพื่อให้ใช้กับวงจรสวิตช์ตัวเก็บ ประจุรูปแบบอื่นได้

## รายการอ้างอิง

- [1] Andrew M. Abo., and Paul R. Gray. A 1.5-V, 10-bit, 14.3-MS/s CMOS Pipeline
   Analog-to-Digital Conveter. <u>IEEE J. Solid-State Circuits</u> 34 No.5 (May 1999) : 599-605.
- [2] Arnold. R. Feldman. <u>High-Speed, Low-Power Sigma-Delta Modulators for RF</u> <u>Baseband Channel Applications</u>. Doctoral dissertation. Memorandum No. UCB/ERL M97/62 Electronics research laboratory College of Engineering University of California, Berkeley, 1997.
- [3] Yves Geerts., Augusto M. Marques., Michel S.J. Steyaert., and Willy Sansen. A 3.3 V, 15-bit, Delta-Sigma ADC with a Signal Bandwidth of 1.1 Mhz for ADSL
   Application. <u>IEEE J. Solid-State Circuits</u> 34 No.7 (July 1999) : 927-937.
- Yves Geerts., Michel S.J. Steyaert, and Willy Sansen. A 12-bit 12.5 MS/s Multi-Bit DS CMOS. <u>IEEE Custom IC conference</u> (2000) : 21-24.
- [5] Augusto M. Marques, Michel S.J. Steyaert, and Willy Sansen. A 15-b Resolution 2-MHz Nyquist Rate DS ADC in a 1-mm CMOS Technology. <u>IEEE J. Solid-State</u> <u>Circuits</u> 33 No.8 (July 1998) : 1065-1075.
- [6] Guangming Yin, and Willy Sansen. A High-Frequency and High-Resolution Fourth-Order SD A/D Converter in BiCMOS Technology. <u>IEEE J. Solid-State Circuits</u> 19. No.8 (August 1994) : 857-865.
- [7] James. C. Morizio, and others. 14-bit 2.2-MS/s Sigma-Delta ADC's. <u>IEEE J. Solid-State Circuits</u> 35. No.7 (July 2000) : 968-976.
- [8] David A. Johns and Ken Martin. <u>Analog Integrated Citcuit Design</u>. USA : John Wiley & Sons, 1997.
- [9] James Candy, and Gabor Temes. Oversampling Methods for A/D and D/A Conversion. in <u>Oversampling Delta-Sigma Data Converters</u>, New York : IEEE Press, 1992.

- [10] Bernhard E. B. and Bruce A. W. The Design of Sigma-Delta Modulation Analog-to-Digital Converters. <u>IEEE J. Solid-State Circuits</u> 23 No.6 (December 1988) : 1298-1308.
- [11] Shuni Chu, and C. Sidney Burrus. Multirate Filter Designs Using Comb Filters. <u>IEEE</u> <u>Trans. Circuits and Sys</u> CAS-31 (November 1984) : 913-924.
- [12] Fernando Medeiro, Angel Perez-Verdu, and Angel Rodriguez-Vazquez. <u>Top-Down</u> <u>Design of High performance sigma-delta modulators</u>. The Netherlands : Kluwer Academic Publishers, 1999.
- [13] Tapani Ritoniemi, Teppo Karema, and Hannu Tenhunen. Design of Stable High Order 1-Bit Sigma-Delta Modulators. <u>IEEE Proc. of ISCS'90</u> (May 1990) : 3267-3270.
- [14] Rex T. Baird, and Terri S. Fiez. A Low Oversampling Ratio 14-b 500kHz DS ADC with a Self-Calibrated Multibit ADC. <u>IEEE J. Solid-State Circuits</u> 31. No.3 (March 1996) : 312-320.
- [15] Ravindranath Naiknaware, and Terri S. Fiez. 142dB  $\Delta\Sigma$  ADC with a 100nV LSB in a 3V CMOS Process. <u>IEEE Custom IC conference</u> (2000) : 5-8.
- [16] Olivier Nys., and Robert K. Henderson. A 19-Bit Low-Power Multibit Sigma-Delta ADC Based on Data Weighted Averaging. <u>IEEE J. Solid-State Circuits</u> 32. No.7 (July 1997) : 933-942.
- [17] Brian P. Brandt, and Bruce A. Wooley. A 50-Mhz Multibit Sigma-Delta Modulator for
   12-b 2-MHz A/D Conversion. <u>IEEE J. Solid-State Circuits</u> 26. No.12 (December 1991) : 1746-1756.
- [18] Louis A. Willium, and Bruce A. Wooley. Third-Order Cascaded Sigma-Delta Modulators. <u>IEEE J. Solid-State Circuits</u> 38 No.5 (May 1991) : 489-498.
- [19] Louis A. Willium, and Bruce A. Wooley. A Third-Order Sigma-Delta Modulator with Extended Dynamic Range. <u>IEEE J. Solid-State Circuits</u> 29 No.3 (March 1994) : 193-202.

- [20] Thomas B. Cho, and Paul R. Gray. A 10b, 20 Msample/s, 35mW Pipeline A/DConverter. <u>IEEE J. Solid-State Circuits</u> 30 No.3 (March 1995) : 166-172.
- [21] David. B. Ribner and Miles. A. Copeland. Design Techniques for Cascoded CMOS Op Amps with Improved PSRR and Common-Mode Input Range. <u>IEEE J.</u> <u>Solid-State Circuits</u> 19 No.6 (December 1984) : 919-925.
- [22] Bhupendra Ahuja. An Improved Frequency Compensation Technique for CMOS
   Operational Amplifier. <u>IEEE J. Solid-State Circuits</u> 18 No.6 (December 1983)
   : 629-633.
- [23] Katsufumi Nakamura. An 85 mW, 10 b, 40 Msample/s CMOS Parallel-PipelinesADC. <u>IEEE J. Solid-State Circuits</u> 30 No.3 (March 1995) : 629-633.
- [24] <u>Technology and design documentation: Alcatel Microelectronics 0.5µm CMOS</u>.
   Belgium : IMEC, 2000.
- [25] Bung S. Song, Seung-hoon L., Micheal F. T. A 10-b 15-MHz CMOS Recycling Two-Step A/D Converter. <u>IEEE J. Solid-State Circuits</u> 25. No.6 (December 1990) : 1328-1338.
- [26] Behzad Razavi. <u>Principles of Data Conversion System Design</u>. New York : IEEE Press, 1995.
- [27] David K. Su, Marc J. Loinaz, Shoichi Masui and Bruce Wooley. Experiment Result and Modeling Technique for Substrate Noise in Mixed-signal Integrated Circuits. <u>IEEE J. Solid-State Circuits</u> 28. No.4 (April 1993) : 420-430.
- [28] M. J. McNutt, S. LeMarquis and J. L. Dunkley. Systematic Capacitance Matching Errors and Corrective Layout Procedures. <u>IEEE J. Solid-State Circuits</u> 29. No.5 (May 1994) : 611-616.
- [29] Alan Hastings. <u>The Art of Analog Layout</u>. New Jersey : Prentice-Hall, 2001.
- [30] Bernhard E. Boser. and Bruce A. Wooley. Simulation and Testing Oversampled Analog-to-Digital Converters. <u>IEEE Transactions on Computer-Aided Design</u> 7 (June 1988) : 668-674.

- [31] Ted V. B., Kenneth C. D., Paul J. H., and Stephen H. L. A Second-Order Double-Sampled Delta-Sigma Modulator Using Additive-Error Switching. <u>IEEE J.</u> <u>Solid-State Circuits</u> 31. No.3 (March 1996) : 284-293.
- [32] Ian G. Spectral Shaping of Circuit Errors in Digital-to-Analog Convereters. <u>IEEE</u> <u>Transactions on circuits and systems</u> 44 No.18 (October 1997) : 808-817.
- [33] Chuc K. T., Stephen H. L. and Paul J. H. A Second-Order Double-Sampled Delta-Sigma Modulator Using Individual-Level Averaging. <u>IEEE J. Solid-State</u> <u>Circuits</u> 32 No.8 (August 1997) : 1269-1273.
- [34] Katelijn V., Shahriar R., Bruce A. W. A 2.5-V Sigma–Delta Modulator for Broadband Communications Applications. <u>IEEE J. Solid-State Circuits</u> 36 No.12 (December 2001) : 1887-1899.
- [35] Claude-Alain Gobet and Alexander, Knob. Noise Analysis of Switched Capacitor Network. <u>IEEE transactions on Circuit and systems</u> No.1 (January 1983) : 37-43.
- [36] P. R. Gray and R. G. Meyer. <u>Analysis and Design of Analog Integrated Circuits</u>.3 rd Ed. Singapore : John Wiley & Sons, 1997.

สถาบันวิทยบริการ จุฬาลงกรณ์มหาวิทยาลัย

ภาคผนวก

### ภาคผนวก ก

# สัญญาณรบกวนในตัวอินทิเกรตสวิตช์ตัวเก็บประจุ

สัญญาณรบกวนในตัวอินทิเกรตสวิตช์ตัวเก็บประจุที่ส่งผลต่อข้อมูลขาออกของ ตัวแปลงเกิดจาก 3 ส่วนสำคัญ [35] คือ สัญญาณรบกวนจากตัวเก็บประจุสุ่มตัวอย่าง สัญญาณ รบกวนจากความต้านทานของสวิตช์ในคาบเวลาอินทิเกรต และสัญญาณจากออปแอมป์ที่ใช้ในตัว อินทิเกรต รูปที่ ก.1 แสดงสัญญาณรบกวนที่เกิดขึ้นบนตัวอินทิเกรตในช่วงเวลาต่าง ๆ



**รูปที่ ก.1** สัญญาณรบกวนที่เกิดขึ้นบนตัวอินทิเกรตในช่วงเวลาต่าง ๆ

- (ก.1ก) ตัวอินทิเกรตสวิตช์ตัวเก็บประจุ
- (ก.1ข) สัญญาณรบกวนที่เกิดขึ้นบนตัวเก็บประจุขาเข้า
- (ก.1ค) สัญญาณรบกวนจากออปแอมป์ขณะอยู่ในคาบเวลาคงค่าแรงดัน
- (ก.1ง) สัญญาณรบกวนจากความต้านทานของสวิตช์ขณะอยู่ในคาบเวลาอินทิเกรต
- (ก.1จ) สัญญาณรบกวนจากออปแอมป์ขณะอยู่ในคาบเวลาอินทิเกรต

ในคาบเวลาสุ่มตัวอย่าง สัญญาณรบกวนที่เกิดขึ้นแสดงในรูปที่ ก.1ข และ ก.1ค สัญญาณรบกวนใน รูปที่ ก.1ข สามารถคำนวณได้ดังนี้

สเปกตรัมของสัญญาณรบกวนความร้อนจากตัวต้านทานมีค่าเป็น

$$S_{o,Cin}(f) = 2kTR_{on} \tag{n.1}$$

แบนด์วิดท์สมมูลของสัญญาณรบกวนมีค่าเป็น

$$B_{N,Cin} = 2 \cdot \frac{1}{2\pi R_{on} C_{in}} \cdot \frac{\pi}{2} = \frac{2}{4R_{on} C_{in}}$$
(n.2)

โดยปกติแล้วในวงจรสวิตช์ตัวเก็บประจุ แบนด์วิดท์สมมูลของสัญญาณรบกวน จะสูงกว่าความถี่ของอัตราการสุ่มตัวอย่าง *f<sub>s</sub>* ดังนั้นสัญญาณรบกวนที่ความถี่สูงจะเคลือบแฝง กลับเข้ามาในแบนด์วิดท์ของการสุ่มตัวอย่าง ทำให้ในแบนด์วิดท์ของการสุ่มตัวอย่างมีสเปกตรัม ของสัญญาณรบกวนเพิ่มเป็น

$$S_{SH,Cin}(f) = S_{o,Cin} \cdot \frac{B_{N,Cin}}{f_S}$$
(1.3)

ภายในแบน<mark>ด์วิดท์ของการสุ่มตัวอย่าง สัญญาณรบกวนที่เกิดขึ้นบนตัวเก็บประจุ</mark>

มีค่าเป็น

$$P_{N,Cin} = \int_{\frac{f_S}{2}}^{+\frac{f_S}{2}} S_{SH,Cin}(f) df = S_{o,Cin} \cdot \frac{B_{N,Cin}}{f_S} \cdot f_S = \frac{kT}{C_{in}}$$
(f).4)

ในกรณีที่ตัวเก็บประจุขาเข้ามีหลายตัวและเป็นวงจรแบบแบบผลต่างดังในรูปที่ 3.14 กำลังงานของสัญญาณรบกวนจากการสุ่มตัวอย่างนี้จะถูกอินทิเกรตไปปรากฏที่ขาออกของ ตัวอินทิเกรตซึ่งค่าดังสมการที่ ก.5 และกำลังงานของสัญญาณรบกวนอ้างอิงที่ขาเข้ามีค่าดังสม การที่ ก.6

$$P_{N,Cin,out} = \left(\frac{C_{in}}{C_f}\right)^2 \cdot \frac{2kT}{C_{in}} + \left(\frac{C_b}{C_f}\right)^2 \cdot \frac{2kT}{C_b} + \dots$$
(1.5)

$$P_{N,Cin,in} = \frac{2kT}{C_{in}} + \left(\frac{C_b}{C_{in}}\right)^2 \cdot \frac{2kT}{C_b} + \dots = \frac{2kT(1+b)}{C_{in}}$$
(1.6)

โดยที่ 
$$b = \frac{C_{b1}}{C_{in}} + \frac{C_{b2}}{C_{in}} + \ldots = \sum_{i} \frac{C_{bi}}{C_{in}}$$

สำหรับสัญญาณรบกวนจากออปแอมป์ขณะอยู่ในคาบเวลาคงค่าแรงดันตามรูป ที่ ก.1ค จะทำให้ขาออกของออปแอมป์มีสัญญาณรบกวนเช่นเดียวกันกับสัญญาณรบกวนรวม อ้างอิงที่ขาเข้าของออปแอมป์ แต่จะไม่ส่งผลใด ๆ ต่อแรงดันที่เก็บไว้ในตัวเก็บประจุคงค่า C<sub>f</sub> ดัง นั้นสัญญาณรบกวนในส่วนนี้จึงไม่มีผลต่อผลการแปลงของตัวแปลงแอนะล็อกเป็นดิจิทัล

สำหรับสัญญาณรบกวนจากความต้านทานของสวิตซ์ขณะอยู่ในคาบเวลาอินทิ เกรตตามรูปที่ ก.1ง สามารถคำนวณได้ดังนี้

สเปกตรัมของสัญญาณรบกวนความร้อนจากความต้านทานสวิตช์มีค่าเป็น

$$S_{o,SW}(f) = 2kTR_{sW} \tag{(1.7)}$$

แบนด์วิดท์สมมูลของสัญญาณรบกวนมีค่าเป็น

$$B_{N,SW} = 2 \cdot \frac{\omega_u \beta}{2\pi} \cdot \frac{\pi}{2} = \frac{2\omega_u \beta}{4}$$
(1.8)

สัญญาณรบกวนภายในแบนด์วิดท์ของการสุ่มตัวอย่างที่เกิดจากสวิตช์ที่ถูกรวม ไปในขณะอินทิเกรตอ้างอิงที่ขาเข้ามีค่าเป็น

$$P_{N,SW} = \int_{-\frac{f_{S}}{2}}^{+\frac{J_{S}}{2}} S_{SH,SW}(f) df = S_{o,SW} \cdot \frac{B_{N,SW}}{f_{S}} \cdot f_{S} = kTR_{sw}\omega_{u}\beta$$
(1.9)

ในกรณีของวงจรแบบแบบผลต่างกำลังสัญญาณรบกวนมีค่าเป็น

$$P_{N,SW} = 2kTR_{SW}\omega_u\beta \tag{n.10}$$

สำหรับสัญญาณรบกวนจากออปแอมป์ขณะอยู่ในคาบเวลาอินทิเกรตตามรูปที่ ก.1จ สามารถคำนวณได้เหมือนกับกรณีสัญญาณรบกวนจากความต้านทานของสวิตช์ ตัวอินทิ เกรตมีแบนด์วิดท์ของสัญญาณรบกวนเท่ากัน ดังนั้นสัญญาณรบกวนภายในแบนด์วิดท์ของการ สุ่มตัวอย่างที่เกิดจากสัญญาณรบกวนออปแอมป์มีค่าเป็น

$$P_{N,OP} = kTR_{op}\omega_{u}\beta \tag{n.11}$$

ความต้านทานสมมูล  $R_{_{op}}$  แสดงสัญญาณรบกวนของออปแอมป์มีค่าเป็น

$$R_{op} = \frac{2n}{3g_m} \tag{n.12}$$

โดย *n* คือจำนวนทรานซิสเตอร์ที่สร้างสัญญาณรบกวนในออปแอมป์

และความถี่อัตราขยายเป็นหนึ่งของออปแอมป์สองขั้นตอนมีค่าเป็น

$$\omega_u = \frac{g_m}{C_C} \tag{n.13}$$

สัญญาณรบกวนจากออปแอมป์มีค่าเป็น

$$P_{N,OP} = \frac{2kTn\beta}{3C_C} \tag{n.14}$$

โดยการรวมสัญญาณรบกวนจากทุกแหล่งเข้าด้วยกัน สัญญาณรบกวนรวมของ ตัวอินทิเกรตดังเช่นในรูปที่ 3.14 มีค่าเป็น

$$P_N = \frac{2kT(1+b)}{C_{in}} + 2kTR_{sw}\beta\omega_u + \frac{2kTn\beta}{3C_C}$$
(1.15)

### ภาคผนวก ข



a .	a	6
ตารางท ข.1	รายละเอยดขาของวงจรมอดูเผ	งเตอร

PIN	PIN Name	Function	
1, 2	VddA	Main Analog Power Supply, +3.3V	
3, 4	GndA	Main Analog Ground	
5	G_Ring_A	Analog Guard Ring	
6, 18, 28, 40	Cav_contact	Cavity Contact	
7 6 6	I_bias	External Bias Current, 240uA	
8	Refset	Negative-Reference-Voltage set-point	
9	RefCM_set	Common-mode-Reference-Voltage set-point	
10	Ref+_set	Positive-Reference-Voltage set-point	
11	Ref-	Negative-Reference-Voltage, Force in	
12	Vddb	Reference Buffter Power Supply, +3.3V	
13	Gndb	Reference Buffer Ground	
14	Ref+	Positive-Reference-Voltage, Force in	
15	СМ	Common-mode-Reference-Voltage, Force in	

PIN	PIN Name	Function	
16	Tab_Buf_A	Buffered Internal Signal A (Test Mode)	
17	Tab_Buf_B	Buffered Internal Signal B (Test Mode)	
19	Tab_sig_A	Tabbed Internal Signal A (Test Mode)	
20	Tab_sig_B	Tabbed Internal Signal B (Test Mode)	
21	TD	Code D, to see Internal Signal (Test Mode)	
22	ТС	Code C, to see Internal Signal (Test Mode)	
23	ТВ	Code B, to see Internal Signal (Test Mode)	
24	TA	Code A, to see Internal Signal (Test Mode)	
25	BO	Bit 0 of ADC3B of 3 <sup>rd</sup> Modulator	
26	B1	Bit 1 of ADC3B of 3 <sup>rd</sup> Modulator	
27	B2	Bit 2 of ADC3B of 3 <sup>rd</sup> Modulator	
29	Clkin64	64MHz input Clock	
30	Clkout32	32MHz output Clock	
31	C2	Quantizer output of 2 <sup>nd</sup> Modulator	
32	C1	Quantizer output of 1 <sup>st</sup> Modulator	
33	GndD	Digital Ground	
34	VddD	Digital Power Supply, +3.3V	
35	G_Ring_D	Digital Guard Ring	
36	G_Ring_SW	Switch Guard Ring	
37	GndSW	Switch Ground	
38 bi b	VddSW	Switch Power Supply, +3.3V	
39	Vdd_NWell	+3.3V for bias Nwell to Shield matched cap	
41, 42	NC	Not Connect	
43	In-	Negative Input	
44	In+	Positive Input	

**ตารางที่ ข.1** รายละเอียดขาของวงจรมอดูเลเตอร์ (ต่อ)

# หมายเหตุ : ขา 16, 17, 19, 20 ในภาวะปกติ ให้ปล่อยลอยไว้

ขา 21, 22, 23, 24 ในภาวะปกติ ให้ต่อลงกราวด์





# ผังวงจรที่ใช้ทดสอบมอดูเลเตอร์ต้นแบบ

**รูปที่ ค**.1 ผังวงจรที่ใช้ทดสอบมอดูเลเตอร์ต้นแบบ

ภาคผนวก ง

บทความที่ได้รับการพิจารณาตอบรับใน

2002 International Symposium on Communication and Information Technology (ISCIT)



### Designing Opamps for Low-Voltage, High-Speed, High Accuracy Analog-to-Digital Converters

Naiyavudhi Wongkomet, Thaweesak Thantipwan, and Atit Tamtrakarn

Department of Electrical Engineering, Faculty of Engineering, Chulalongkorn University Phayathai Rd. Pathumwan Bangkok, Thailand 10330. Phone: +66-2218-6488, Fax: +66-2218-6488, Email: naiyavud@ee.eng.chula.ac.th

#### ABSTRACT

This paper presents two opamp design examples for modern analog-to-digital converters. The first opamp, designed for a low-voltage low-power high-speed pipeline ADC, is a two-stage with folded-cascode as the first stage and feature common-mode stabilized active load and closed-loop pole placement techniques. The second opamp, designed for a high-accuracy high-speed sigmadelta ADC, is a two-stage opamp employing a modified cascode compensation to improve the bandwidth without increasing the power consumption. Both opamps are designed in a 0.5-µm CMOS technology and achieve DC gain over 90dB and unity-gain bandwidth over 200MHz.

### 1. Introduction

Many modern electronic devices are mixed-signal systems where analog signals are quantized into digital data for processing in the digital domain. Hence, the performance of the system inevitably relies on the performance of analog-to-digital converters. The demands for high-resolution and high-speed converters have continually increased in telecommunications, digital signal processing, and industrial applications. Meanwhile, the operating voltage of integrated circuits becomes lower every year following advances in CMOS technology, thus reducing the signal swing and increasing the power consumption. In contrast, portable devices require that the power consumption is minimized to maximize the battery life. All of these requirements imply that the opamps, the core of practically all analog-to-digital converters, need to have high speed, high gain, large output swing, and low noise, while can operate at low supply voltage and consume as little power as possible.

This paper discusses two opamps which have been

designed for two analog-to-digital converters. The first is a 2.5-V 10-bit 40MS/s pipeline ADC converter featuring double sampling technique [1]. The second is a 3.3V 16bit 1-MS/s Nyquist-rate sigma-delta ADC [2]. Both converters are designed in a 3.3-V, 0.5-µm CMOS technology.

The outline of this paper is as follows. Section 2 describes the first opamp, while Section 3 describes the second opamp. Simulation results are summarized in Section 4. Section 5 is the conclusion.

#### 2. Low-voltage low-power high-gain opamp



Figure 1. Low voltage opamp with common-mode stabilized active load.

For low-voltage supply, the opamp needs wide input voltage range and wide output voltage swing. Cascode topology is not preferred because the output voltage swing is limited by the cascode devices. Typically, the conventional two-stage topology is the best candidate but this topology does not have enough DC gain for highresolution applications. Moreover, for fully differential topology, a two-stage opamp normally requires a commonmode feedback (CMFB) amplifier to sense common-mode output voltage, invert the phase, and feedback to the first stage. This consumes additional power because the CMFB amplifier must be as fast as the main amplifier.

The proposed opamp as shown in Figure 1 is suitable for low-voltage high accuracy applications. The input stage is a folded-cascode stage with common-mode stabilized active load [3-4] and the second stage is a class A common source. The cascode compensation scheme [5] is chosen for this opamp rather than the conventional miller compensation to achieve lower power consumption.

The common-mode stabilized active load, modified from reference [3] and [4] by adding cascode devices, consists of eight equal size transistors M8-M15, is preferred as load of the first stage rather than normal cascode active load. With this load, differential signals see high load impedance since transconductance of M<sub>12</sub>-M<sub>15</sub> are cancelled by the transconductance of M<sub>8</sub>-M<sub>11</sub>. Meanwhile, the common-mode signal impedance is low and thus the common-mode voltage in the first stage output is stable without a CMFB circuit. This scheme eliminates the need to reverse the phase of common-mode feedback signal and allows a simple switched-capacitor CMFB [6] to be applied to the second stage directly. Simplified equations of common-mode output impedance, Ro,cm, and differential-mode output impedance, Ro,dm, are shown below.

$$R_{o,cm} \approx \frac{1}{2g_m}$$
(1)  

$$R_{o,dm} = \frac{r_o (2 + g_m r_o)}{2}$$
(2)



Figure 2. The differential half-circuit model of the opamp in Figure 1



Figure 3. Small-signal model of the circuit in Figure 2

If mismatches exist between  $M_{12}$ - $M_{15}$  and  $M_8$ - $M_{11}$ , the common-mode impedance would increase slightly while the differential-mode impedance could increase, decrease, or even become negative depending on the direction and magnitude of the mismatch. Through derivation and simulation, it was confirmed that transistor mismatches up to two percents result in negligible effect to the opamp transient response.

This opamp is a two-zero three-pole system and is difficult to design with conventional design techniques. A good approach is to use closed-loop pole placement technique [7]. The closed-loop pole placement technique is the method that fixes position of poles and zeros when the system is closed loop and then find out what the value of physical device parameters are. This technique simplifies the design of such complex system.

From the differential half-circuit model in Figure 2 and its small-signal model in Figure 3, the closed-loop transfer function can be derived as shown below

$$H_{cl}(s) = \frac{\frac{g_{m1}}{C_2 C_T^2} (g_{m2} g_{m3} - C_2 C_C s^2)}{s^3 + \left[\frac{g_{m2} (C_L + C_C) - \beta g_{m1} C_C}{C_T^2}\right] s^2 + \frac{g_{m2} g_{m3} C_C}{C_2 C_T^2} s + \frac{\beta g_{m1} g_{m2} g_{m3}}{C_2 C_T^2}}$$
(3)

where  $C_T = C_1C_L+C_1C_C+C_LC_C$ ,  $C_1$  is the parasitic capacitance at the drain of  $M_1$ ,  $C_2$  is the parasitic capacitance at the gate of  $M_3$ .

The denominator of the closed-loop transfer function in Eq.(5), denoted as D(s), indicates the positions of closed-loop poles in terms of  $\alpha$ ,  $\xi$  and  $\omega_n$  as shown here

$$D(s) = (s + \alpha \xi \omega_n)(s^2 + 2\xi \omega_n s + \omega_n^2) \quad (4)$$

These parameters are related to physical device parameters. The optimum value of these parameters can be obtained by the desired step response and numerical optimization. In this design,  $\alpha = 0.9$  and  $\xi = 0.85$  are the optimum values in term of power consumption.

Eq.(3) and Eq. (4) show that this opamp has two zeros, one real pole, and two complex poles. The location of poles and zeros are shown in Figure 4. Since the zeros are at the same frequency but on different half of the plane, the zeros do not degrade phase margin. Moreover, the zeros are at much higher frequency, thus do not effect the amplifier response.



Figure 4. Pole-zero plot diagram.

### 3. High-speed high-gain opamp

most switched-capacitor applications, In the requirements for opamps are large bandwidth, high slew rate, high gain (>90 dB), wide swing and low noise because the systems operate at frequency several times higher than the signal bandwidths. The two-stage opamp in Figure 5 with PMOS-input telescopic configuration as the first stage and NMOS common source as the second stage can satisfy the high gain, low noise and wide swing requirements. The opamp gain is in the order of  $(g_m r_o)$ which is enough to realize 90-dB gain and the opamp has the lowest number of transistors generating noise. To realize large closed-loop bandwidth, the opamp must have high unity-gain frequency, and all parasitic poles must be at even higher frequency to ensure stability. Since the locations of parasitic poles depend on the opamp compensation, this is an important issue to explore in order to maximize the bandwidth and minimize the power consumption.

This paper proposes a modified cascode compensation technique as shown in Figure 5. This compensation technique yields a higher bandwidth than typical cascode compensation [5] as shown in Figure 6 and Ahuja compensation [8] as shown in Figure 7 because its nearest parasitic poles come from NMOS rather than PMOS. Compared to Ahuja compensation, this technique removes M8 in Figure 7 by utilizing M3s in the active load as shown in Figure 5; hence, the two compensation schemes have identical small-signal models. The advantages of the modified cascode compensation, however, are power saving due to the elimination of one branch and the conversion of PMOS (M8) to NMOS (M3s).

Next, the small-signal differences between the traditional cascode compensation and the modified cascode compensation will be investigated. Figure 8 shows the small-signal model of an amplifier with cascode compensation. For open-loop, the opamp has one real pole located at low frequency, two complex poles and two real zeros. The unity gain frequency is given by

$$\omega_u = g_{m1} / C_C \qquad \bigcirc \qquad (5)$$



compensation



Figure 6. Amplifier with cascode compensation.



Figure 7. Amplifier with Ahuja compensation



Figure 8. Small-signal model of amplifier with cascode compensation.



Figure 9. Small-signal model of amplifier with modified cascode compensation.

and the two complex poles are approximately the roots of  

$$s^{2} [(C_{gd5} + C_{2})(C_{C} + C_{L})C_{1} + (C_{C} + C_{1})C_{2}C_{gd5} + (C_{gd5} + C_{2})C_{C}C_{L}]$$

$$+ s [g_{m2}C_{2}(C_{L} + C_{C} + C_{gd5}) + g_{m2}C_{gd5}C_{L} + g_{m5}C_{gd5}(C_{C} + C_{1})]$$

$$+ s [g_{m2}g_{m5}(C_{gd5} + C_{C})] = 0$$

For the modified cascode compensation, the smallsignal model is shown in Figure 9. The opamp has two real poles, two complex poles and one left-half-plane zero. One real pole is at low frequency and another is at very high frequency.

$$P_4 = -g_{m2} / C_1 \tag{8}$$

(7)

The unity-gain frequency is approximately

$$\omega_u = g_{m1} / C_C \tag{9}$$

the left-half-plane zero is located at

$$Z_1 = -g_{m3} / C_C$$
 (10)

and the complex poles are approximately the roots of  $s^{2} [(C_{gd5} + C_{2})(C_{C} + C_{L})C_{3} + (C_{C} + C_{3})C_{2}C_{gd5} + (C_{gd5} + C_{2})C_{C}C_{L}] + s [g_{m3}C_{2}(C_{L} + C_{C} + C_{gd5}) + g_{m3}C_{gd5}C_{L} + g_{m5}C_{gd5}(C_{C} + C_{3})] + s [g_{m3}g_{m5}(C_{gd5} + C_{C})] = 0$ (11)

Equation (7) and (11) are almost identical. The two differences are the substitution of C1 and gm2 in Equation (7) with C3 and gm3 in Equation (11), respectively.

To illustrate the effectiveness of the proposed compensation technique, we designed two amplifiers with identical bias current, device sizing, load capacitance, and compensation capacitor, but with different compensation techniques. According to Equation (5) and (9), both amplifiers have the same unity-gain bandwidth. The key difference, however, is the much higher frequency of the complex poles (P2,P3) as shown in Table 1, and thus better phase margin. This results from that M2 in the cascode compensation is a PMOS, while M3 in the modified cascode compensation is that there is a left-half-plane zero near unity-gain frequency which can slightly improve the phase margin and the settling.

One drawback of the modified cascode compensation is that the falling slew rate becomes slower than the rising slew rate. This, however, can be compensated by increasing the bias current of the second stage.

**Table 1**. Open-loop poles and zeros of opamps with different compensation. Both opamps have  $I_{D1}=0.3$ mA,  $I_{D6}=1$ mA,  $C_c=1$ pF,  $C_L=1.8$ pF,  $\omega_c=280$  MHz.

		4
Pole & Zero	Cascode comp	Modified comp
P1	-11 kHz	-3.3kHz
P2,3	-119±458i MHz	-313±752i MHz
P4	- 0	-889 MHz
Z1	-1 GHz	-565 MHz
Z2	940 MHz	-

### 4. Implementation and simulation results

The two proposed amplifiers are designed in a  $0.5-\mu m$  CMOS process. Table 2 summarizes all the simulated specifications. One of the amplifier is being fabricated and the other will be fabricated shortly.

### 5. Conclusions

This paper describes two amplifiers for modern high performance analog-to-digital converters. Both amplifiers are two-stage with folded-cascode as the first stage. Several design techniques are discussed such as commonmode stabilized active load, closed-loop pole placement, and modified cascode compensation.

 Table 2. Summary of opamp specifications

Specifications	Opamp with	Opamp with
1	common-	modified
	mode	cascode
	stabilized	compensation
	active load	1
DC gain (dB)	91	99
Unity-gain BW	202	368
(MHz)		
Phase margin	64 @ β=0.5	67 @ β=1
(Degree)	0,	0,
$C_L(pF)$	2	1.5
$C_{\rm C}$ (pF)	0.8	1
Settling time (ns)	14.1 (99.9%)	8.7 (99.99%)
Noise (nV/rt.Hz)	287@1kHz	110@1kHz
	10.2@1MHz	4.1@1MHz
Supply voltage (V)	2.5	3.3
Output swing (V)	±2	±2.6
Power consumption	3	11.1
(mW)		

#### 6. References

- A. Tamtrakarn and N. Wongkomet. "A 2.5-V 10-Bit 40-MS/s Double Sampling Pipeline A/D Converter", Asia-Pacific Conference on Circuits and System, 2002.
- [2] T. Thantipwan and N. Wongkomet. "A Power-Optimized 16-Bit 1MS/s Nyquist-Rate Sigma-Delta Analog-to-Digital Converter", Chulalongkorn Univer-sity. To be published.
- [3] M. Waltari and K. Halonen, "A Switched-Opamp with Fast Common Mode Feedback", Proceedings of the 6<sup>th</sup> IEEE International Conference on Electronics, Circuit and Systems 1999, Vol. 3, pp. 1523-1525, 1999.
- [4] M. Waltari and K. Halonen, "A 10-Bit 220-Msample/s CMOS Sample-and-Hold Circuit", Proceeding of the 1998 IEEE International Symposium on Circuits and Systems, Vol. 1, pp. 253-256, 1998.
- [5] D. B. Ribner and M. A. Copeland, "Design Techniques for Cascoded CMOS Op Amps with Improved PSRR and Common-Mode Input Range", IEEE Journal of Solid-State Circuits, Vol. SC-19, No. 6, pp. 919-925, December 1984.
- [6] R. Castello and P. R. Gray, "A High-Performance Micropower Switched-Capacitor Filter", IEEE Journal of Solid-State Circuits, Vol. SC-20, No. 6, pp. 1122-1132, December 1985.
- [7] A. R. Feldman, "High-Speed, Low-Power Sigma-Delta Modulators for RF Baseband Channel Applications", Memorandum No. UCB/ERL M97/62, Electronics Research Laboratory, U. C. Berkeley, 1997.
- [8] B. Ahuja, "An Improved Frequency Compensation Technique for CMOS Operational Amplifier", IEEE JSSC, Vol. 18, No. 6, pp. 629-1633, Dec, 1983.

# ประวัติผู้เขียนวิทยานิพนธ์

นายทวีศักดิ์ ธารทิพย์วรรณ เกิดเมื่อวันที่ 15 กันยายน พุทธศักราช 2522 จังหวัด กรุงเทพมหานคร สำเร็จการศึกษาปริญญาตรีวิศวกรรมศาสตรบัณฑิต เกียรตินิยมอันดับหนึ่ง สาขาวิชาวิศวกรรมไฟฟ้า จากคณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย ในปีการศึกษา 2542 และเข้าศึกษาต่อในหลักสูตรวิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมไฟฟ้า ที่คณะ วิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย ในปี 2543 เคยได้รับรางวัลรองชนะเลิศอันดับสอง ใน การประกวดออกแบบวงจรรวมแห่งประเทศไทยครั้งที่ 2 ซึ่งจัดโดยศูนย์เทคโนโลยีอิเล็กทรอนิกส์ และคอมพิวเตอร์แห่งชาติ

