การออกแบบวงจรมัลติเพล็กซ์และคีมัลติเพล็กซ์ที่ความเร็ว 10 กิกะบิตต่อวินาทีสำหรับวงจรรับส่งทางแสง

นายวีรยุทธ อำไพวิกรัย

สถาบนวิทยบริการ

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิด สาขาวิชาวิศวกรรมไฟฟ้า ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย ปีการศึกษา 2549 ISBN 974-14-2568-6 ลิขสิทธิ์ของจุฬาลงกรณ์หมาวิทยาลัย

A DESIGN OF A 10 GB/S MULTIPLEXER AND A DEMULTIPLEXER FOR AN OPTICAL TRANSCEIVER

Mr.Weerayut Amphaiwikrai

A Thesis Submitted in Partial Fulfillment of the Requirements for the Degree of Master of Engineering Program in Electrical Engineering Department of Electrical Engineering Faculty of Engineering Chulalongkorn University Academic Year 2006 ISBN 974-14-2568-6 Copyright of Chulalongkorn University

หัวข้อวิทยานิพนธ์	การออกแบบวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์ที่ความเร็ว 10 กิกะบิต
	ต่อวินาทีล้ำหรับวงจรรับส่งทางแสง
โดย	นายวีรยุทธ อำไพวิกรัย
สาขาวิชา	วิศวกรรมไฟฟ้า
อาจารย์ที่ปรึกษา	รองศาสตราจารย์ ดร.เอกชัย ลีลารัศมี

คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย อนุมัติให้นับวิทยานิพนธ์ฉบับนี้ เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญามหาบัณฑิต

ar -

คณบดีคณะวิศวกรรมศาสตร์

(ศาสตราจารย์ ดร.ดิเรก ลาวัณย์ศิริ)

คณะกรรมการสอบวิทยานิพนธ์

ปรากล่ ญาสีกโกร์อรีนการประธานกรรมการ

(รองศาสตราจารย์ ดร.ประภาส จงสถิตย์วัฒนา)

อเน ปกาง อาจารย์ที่ปรึกษา

(รองศาสตราจารย์ ดร.เอกชัย ลีลารัศมี)

กรรมการ

(ผู้ช่วยศาสตราจารย์ ดร.วันเฉลิม โปรา)

งฬาลงกรณมหาวิทยาละ

วีรยุทธ อำไพวิกรัย : การออกแบบวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์ที่ความเร็ว 10 กิกะบิต ต่อวินาทีลำหรับวงจรรับส่งทางแลง. (A DESIGN OF A 10 GB/S MULTIPLEXER AND A DEMULTIPLEXER FOR AN OPTICAL TRANSCEIVER) อ. ที่ปรึกษา : รศ.ดร.เอกซัย ลีลา รัศมี, 81 หน้า. ISBN 974-14-2568-6

วิทยานิพนธ์นี้นำเสนอการออกแบบวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์ที่ความเร็ว 10 กิกะบิต ต่อวินาที ตามมาตรฐาน SONET การออกแบบใช้โครงสร้างวงจรแบบ MCML และประมาณค่าด้วย วงจรลำดับที่หนึ่ง โดยคิดตัวเก็บประจุเนื่องจากตัวต้านทาน ส่วนประกอบของวงจรแบ่งย่อยได้เป็น 3 ส่วนคือ วงจรมัลติเพล็กซ์สัญญาณขนาด 2:1, วงจรแลตซ์ และวงจรบัฟเฟอร์ ซึ่งเป็นพื้นฐานลำหรับ นำไปประกอบเป็นวงจรรวมอันดับสูง และนำไปประยุกต์เป็นส่วนประกอบให้กับวงจรรับส่งทางแสงได้ การออกแบบในวิทยานิพนธ์นี้ออกแบบด้วยกระบวนการผลิต TSMC 0.18 ไมโครเมตร ซึ่งไม่ได้ผลิต จริง โดยมีพื้นที่ผังวงจรรวมที่ไม่รวมแพดทดลอบ ประมาณ 0.0117 ตารางมิลลิเมตร วงจรทำงานที่ แรงดันไฟเลี้ยง 1.8 โวลต์, ช่วงแกว่งแรงดันสัญญาณเข้าสามารถใช้ได้ตั้งแต่ 0.36 – 0.50 โวลต์ ให้ช่วง แกว่งแรงดันสัญญาณออกประมาณ 0.4 โวลต์ และประสิทธิภาพวงจรมัลติเพล็กซ์สัญญาณเท่ากับ 3 พิโกวินาที มีเวลาขาขึ้นและลงเท่ากับ 68.3 พิโกวินาที, ค่าหน่วงเวลาการแพร่กระจายเท่ากับ 26.7 พิโก วินาที และกินกำลังเฉลี่ยประมาณ 15.37 มิลลิวัตต์ สำหรับวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูง ขนาด 1:4 มีเวลาขาขึ้นและลงเท่ากับ 66.2 พิโกวินาที, ค่าหน่วงเวลาการแพร่กระจายเท่ากับ 68.0 พิโก วินาที และกินกำลังเฉลี่ยประมาณ 34.80 มิลลิวัตต์

สถาบันวิทยบริการ จุฬาลงกรณ์มหาวิทยาลัย

ภาควิซา	วิศวกรรมไฟฟ้า	ลายมือชื่อนิสิต	- Em	97 Z
ลาขาวิขา	วิศวกรรมไฟฟ้า	ลายมือชื่ออาจารย์ที่เ	ไร้กษา	for Juse
ปีการศึกษา	2549			,

4770464821 : MAJOR ELECTRICAL ENGINEERING

KEY WORD : SONET / OPTICAL TRANSCEIVER / MULTIPLEXER / DELMULTIPLEXER / MOS

WEERAYUT AMPHAIWIKRAI : A DESIGN OF A 10 GB/S MULTIPLEXER AND A DEMULTIPLEXER FOR AN OPTICAL TRANSCEIVER , THESIS ADVISOR : ASSOC.PROF. EKACHAI LEELARASMEE, Ph.D., 81 pp, ISBN 974-14-2568-6

This thesis presents a design of a 10-Gb/s multiplexer and a demultiplexer complying with SONET standard. The design uses an MCML structure and calculates with first order circuit approximation, including resistor's capacitance. The circuit is composed of three basic components, i.e. a 2:1 multiplexer, a latch and a buffer circuit, which can be implemented to higher order circuits. The circuits can be applied as optical transceivers. The integrated circuit, designed with a TSMC 0.18-µm technology, is not frabricated. Its layout, excluding pad, has an area of 0.0117-mm². Experimental results show that the circuits can operate at 1.8-V supply voltage with an input voltage swing from 0.36-V to 0.50-V. It has an output voltage swing of 0.4-V. The performance of the proposed 4:1 high speed multiplexer has an eyed opening of 0.372-V, a jitter of 3-ps, a rise/fall time of 68.3-ps, a propagation delay of 26.7-ps and an average power consumption of 15.37-mW. The 1:4 high speed demultiplexer has a rise/fall time of 66.2-ps, a propagation delay of 68.0-ps and an average power consumption of 15.37-mW.

ุสถาบันวิทยบริการ จุฬาลงกรณ์มหาวิทยาลัย

Department Electrical Engineering	Student's Signature
Field of Study Electrical Engineering	Advisor's Signature
Academic Year 2006	I

กิตติกรรมประกาศ

วิทยานิพนธ์นี้สำเร็จลุล่วงไปได้ด้วยความช่วยเหลืออย่างยิ่งของ รศ.ดร.เอกซัย ลีลารัศมี อาจารย์ที่ปรึกษาวิทยานิพนธ์ และ อ.บุญช่วย ทรัพย์มนซัย ซึ่งท่านได้ให้คำแนะนำและข้อคิดเห็นต่างๆ ที่เป็นประโยชน์ในการวิจัยด้วยดีตลอดมา

ขอขอบคุณพี่โอมรินทร์ สาธุเสน สำหรับคำแนะนำและสอนการใช้โปรแกรมที่เป็นประโยชน์แก่ งานวิจัยนี้ และพี่ภาณุวัฒน์ ด่านกลาง สำหรับคำแนะนำทางด้านวงจรและการวาดผังวงจรแก่ งานวิจัยนี้

ขอขอบคุณเพื่อนๆ พี่ๆ และน้องๆ ทุกคนในห้องปฏิบัติการวิจัยออกแบบและประยุกต์วงจรรวม (IDAR) ที่คอยห่วงใย, กำลังใจ และให้ความช่วยเหลือตลอดคำแนะนำที่ดีต่างๆ มาโดยตลอด

ขอขอบคุณ นิอร โซติเวซชกุล สำหรับความห่วงใย, กำลังใจ และอาหารมื้อดึกๆ ตลอดช่วงการ ทำงานวิจัย

ท้ายที่สุดนี้ ผู้จัยใคร่ขอกราบขอบพระคุณ บิดามารดา และขอบใจน้องชาย สำหรับการดูแล เอาใจใส่, ห่วงใยสุขภาพ, สนับสนุนด้านการเงิน และให้กำลังใจแก่ผู้วิจัยอย่างเต็มกำลังตลอดมา

สถาบันวิทยบริการ จุฬาลงกรณ์มหาวิทยาลัย

สารบัญ

2	
หน้า	

บทคัดย่อภาษาไทยง				
บทคัดย่อภ [.]	าษาอังกฤษ	۹		
กิตติกรรมบ	ระกาศ	ରୁ		
สารบัญ <u></u>		ป		
สารบัญตาร	าง	ม		
สารบัญภาเ	Ν	រាូ		
บทที่ 1	บทนำ	1		
1.1	แนวเหตุผลในการทำวิทยานิพนธ์	2		
1.2	วัตถุประสงค์ขอ <mark>งการวิจัย</mark>	2		
1.3	ขอบเขตของการวิจัย	2		
1.4	วิธีดำเนินการวิจัย	2		
1.5	ประโยชน์ที่คาดว่าจะได้รับ	3		
1.6	ลำดับขั้นตอนในก <mark>ารนำเสนอผลการวิจัย</mark>	3		
บทที่ 2	ปริทรรศน์และวรรณ <mark>กรรม</mark>	4		
2.1	งานวิจัยที่ผ่านมา	4		
2.2	วงจรซีมอส (CMOS) และวงจร MCML	<u>5</u>		
	2.2.1 วงจรซีมอส (CMOS)	5		
	2.2.2 วงจร Mos Current Mode Logic (MCML)	6		
2.3	มาตรฐานการสื่อสารทางแสง <u></u>	<u>9</u>		
บทที่ 3	สถาปัตยกรรมวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์ความถี่สูง <u>.</u>	11		
3.1	สถาปัตยกรรมพื้นฐานวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์	11		
3.2	สถาปัตยกรรมวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 2:1	12		
	9 3.2.1 วงจรมัลติเพล็กซ์สัญญาณขนาด 2:1 (MUX 2:1)	12		
	3.2.2 วงจรแลตช์	13		
3.3	สถาปัตยกรรมวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:2	16		
3.4	สถาปัตยกรรมวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์อันดับสูง	17		

บทที	4	การคำนวณและการออกแบบ	20
	4.1	การออกแบบวงจรมัลติเพล็กซ์สัญญาณขนาด 2:1	21
	4.2	การคำนวณและออกแบบวงจรแลตช์	33
	4.3	การคำนวณและออกแบบวงจรหารความถี่สัญญาณนาฬิกา	36
	4.4	การคำนวณและออกแบบวงจรบัฟเฟอร์	37
บทที่	5	การวาดผังวงจรรวมและผลจำลองการทำงาน	42
	5.1	การวาดผังวงจรรวม	_42
	5.2	ผลจำลองการทำงาน	50
บทที่	6	ข้อสรุปและข้อเสนอแนะ	56
	6.1	ข้อสรุป	56
	6.2	ข้อเสนอแนะ	57
รายเ	าารอ้าง	อิง	58
ปรรเ	นานุกร	۱ <u> </u>	60
ภาค	ผนวก <u>.</u>		61
	ภาคผเ	มวก ก	
		การคำนวณค่าตัว <mark>เก็บป</mark> ระจุรวม	62
	ภาคผเ	มวก ข	
		โมเดลกระบวนการผลิต TSMC 0.18 ไมโครเมตร	69
	ภาคผเ	าวม ษ	
		โปรแกรมสร้างลำดับบิตสุ่มเทียมด้วยภาษา C++	_74
	ภาคผเ	10U 4	
		บทความที่ได้รับการตีพิมพ์ใน Proceeding of the 2006 Electrical Engineering,	/
		Electronics, Computer Telecommunications and Information Technology	
		(ECTI) International Conference	76
ประช	วัติผู้เขีย	นวิทยานิพนธ์	81

สารบัญตาราง

หน้า

ตารางที่ 2-1 สรุปงานวิจัยเกี่ยวกับวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์ในปัจจุบัน	4
ตารางที่ 2-2 สรุปความสัมพันธ์ระหว่าง วงจร MCML และ CMOS	8
ตารางที่ 2-3 มาตรฐานการสื่อสารทางแสงในระดับต่างๆ	10
ตารางที่ 4-1 ตัวแปรตัวเก็บประจุการแพร่ของกระบวนการผลิต TSMC 0.18 ไมโครเมตร	25
ตารางที่ 4-2 คุณสมบัติวงจรมัลติเพล็กซ์สัญญาณขนาด 2:1	33
ิตารางที่ 4-3 สรุปจำนวนขั้น (N), <mark>จำนวนเท่</mark> าของวงจรบัฟเฟอร์ชนิด MCML (F) และค่าหน่	วงเวลา
รวม	<u>40</u>
ตารางที่ 4-4 คุณสมบัติวงจรบัฟเฟอร์ชนิด MCMLขั้นที่ 1	41
ตารางที่ 4-5 คุณสมบัติวงจรบัฟเฟอร์ชนิด MCMLขั้นที่ 2	41
ตารางที่ 5-1 คุณสมบัติของตัวต้านทานแต่ละชนิด	43
ตารางที่ 5-2 รายละเอียดและหน้าที่ของแพดสำหรับทดสอบวงจร	<u>50</u>
ตารางที่ 5-3 สรุปกำลังในแต่ล <mark>ะส่วนของวงจร</mark>	<u></u> 54
ตารางที่ 5-4 คุณสมบัติของวง <mark>จรมัลติเพล็กซ์สัญญาณความถี่สูงข</mark> นาด 4:1 แบบปรับปรุงแ	ຨະวงจร
ดีมัลติเพล็กซ์สัญญ <mark>าณความถี่สูงขนาด 1:4</mark>	<u></u> 55

สถาบันวิทยบริการ จุฬาลงกรณ์มหาวิทยาลัย

สารบัญภาพ

หน้า

รูปที่	2-1 วงจรอินเวอร์เตอร์ชนิดซีมอส (CMOS Inverter)	5
รูปที่	2-2 วงจรบัฟเฟอร์ชนิด MCML	<u></u> 6
รูปที่	2-3 ผลจำลองสมรรถนะวงจรแบบอินเวอร์เตอร์ชนิดซีมอสและวงจรบัฟเฟอร์ชนิด MCML	
	(ก) ค่าหน่วงเวลาของวงจร CMOS มากกว่าวงจร MCML, (ข) วงจร MCML กินกำลัง	
	น้อยกว่าวงจร CMOS ที่ความถี่สูง	_9
รูปที่	3-1 แผนภาพวงจรมัลติเพล็ <mark>กซ์และดี่มั</mark> ลติเพล็กซ์ <u>.</u>	11
รูปที่	3-2 สถาปัตยกรรมวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 2:1	12
รูปที่	3-3 สัญลักษณ์วงจรมัลติเพล็กซ์สัญญาณขนาด 2:1	12
รูปที่	3-4 แผนภาพเค้าร่างวงจรมัลติเพล็กซ์สัญญาณขนาด 2:1	13
รูปที่	3-5 ผลจำลองการทำงานวงจรมัลติเพล็กซ์สัญญาณขนาด 2:1 ความถี่ 10 กิกะบิตต่อวินาร์	N N
		13
รูปที่	3-6 สัญญาณเข้าที่มีเวลาขาขึ้นและลงไม่เหมาะสมและไม่ประสานเวลากับสัญญาณนาฬิ	ำา
		14
รูปที่	3-7 แผนภาพเค้าร่างวงจรแลตช์	15
รูปที่	3-8 การทำงานวงจรแลตช์	15
รูปที่	3-9 การทำงานวงจรมัลติเพล็กซ์ความถี่สูงขนาด 2:1	15
รูปที่	3-10 สถาปัตยกรรมวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 2:1 แบบปรับปรุง	16
รูปที่	3-11 สถาปัตยกรรมวง <mark>จ</mark> รดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:2	16
รูปที่	3-12 ผลจำลองการทำงานวงจรดีมัลติเพล็กซ์ความถี่สูงขนาด 1:2	17
รูปที่	3-13 วงจรหารความถี่สัญญาณนาฬิกาครึ่งหนึ่ง	17
รูปที่	3-14 สถาปัตยกรรมวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 4:1	18
รูปที่	3-15 สถาปัตยกรรมวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4	19
รูปที่	4-1 แผ [้] นภาพสัญญาณของวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 2:1 แบบปรับปรุง <u>.</u>	<u>2</u> 0
รูปที่	4-2 แผนภาพสัญญาณของวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:2	<u>2</u> 0
รูปที่	4-3 แผนภาพเค้าร่าง (ก) วงจรมัลติเพล็กซ์ขนาด 2:1 (ข) ครึ่งวงจรมัลติเพล็กซ์ขนาด 2:1_	<u>2</u> 1
รูปที่	4-4 วงจรสมมูลของครึ่งวงจรมัลติเพล็กซ์สัญญาณขนาด 2:1	<u>22</u>
รูปที่	4-5 ตัวต้านทานและผังวงจรตัวต้านทาน	<u>23</u>

รูปที่ 4-6 ความสัมพันธ์ระหว่างค่าหน่วงเวลาการแพร่กระจายและกระแสไบแอสเมื่ออัตราส่วน	
กระแสไบแอสต่อความกว้างทรานซิสเตอร์และช่วงแกว่งแรงดันมีค่าคงที่	_ <u>2</u> 8
รูปที่ 4-7 แสดงกระแสเดรนของชุดทรานซิสเตอร์ที่ทำงานในโหมดผลต่างกับช่วงแกว่งแรงดันเข้	า
	_29
รูปที่ 4-8 ขอบเขตบริเวณการออกแบบ	<u>31</u>
รูปที่ 4-9 ช่วงการออกแบบเมื่อช่วงแกว่งแรงดันเท่ากับ 0.4 โวลต์	<u>32</u>
รูปที่ 4-10 แผนภาพเค้าร่าง (ก) วงจรแลตช ์ (ข) ครึ่งวง จรแลตช์ในสภาวะรับรู้	<u>34</u>
รูปที่ 4-11 วงจรสมมูลของครึ่งวงจรแ <mark>ลต</mark> ช์	<u>34</u>
รูปที่ 4-12 แผนภาพบล็อกวงจรห <mark>ารความถี่</mark> สัญญาณ <mark>นาฬิกา</mark>	<u>.</u> 36
รูปที่ 4-13 วงจรบัฟเฟอร์ชนิด <mark>MCML (ก) แ</mark> ผนภาพเค้าร่าง (ข) ครึ่งวงจรบัฟเฟอร์	<u>37</u>
รูปที่ 4-14 วงจรสมมูลครึ่งว <mark>งจรบัฟเฟอร์ชนิด MCML</mark>	<u>37</u>
รูปที่ 4-15 สายโช่วงจรบัฟเฟอร์ (Chain Buffer) ตั้งแต่ลำดับที่ 1 ถึงลำดับที่ N	<u>38</u>
รูปที่ 4-16 สายโช่วงจรบัฟเฟอร์ชนิด MCMLจำนวน 2 ขั้น	_ <u>40</u>
รูปที่ 5-1 ผังวงจรตัวต้านท <mark>านชนิดโพลีซิลิคอน</mark>	_43
รูปที่ 5-2 รายละเอียดตำแหน่งการวางผังวงจร (ก) วงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 2	2:1
แบบปรับปรุง (ข) วง <mark>จรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:2</mark>	44
รูปที่ 5-3 ผังวงจรพื้นฐาน (ก) ผัง <mark>วงจรมัลติเพล็กซ์สัญญาณ</mark> ความถี่สูงขนาด 2:1 แบบปรับปรุง	
(ข) ผังวงจรดีมัลติเพล็กซ์สัญ <mark>ญาณความถี่สูงขนาด 1</mark> :2	_44
รูปที่ 5-4 รายละเอียดตำแหน่งการวางผังวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 4:1	
แบบปรับปรุง	_45
รูปที่ 5-5 รายละเอียดตำแห <mark>น่</mark> งการวางผังวงจรดีมัลติเพล็กซ์สัญญา <mark>ณ</mark> ความถี่สูงขนาด 1:4	_46
รูปที่ 5-6 ผังวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 4:1 แบบปรับปรุง	<u>47</u>
รูปที่ 5-7 ผังวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4	<u>48</u>
รูปที่ 5-8 ผังวงจรรวมวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 4:1 แบบปรับปรุงและ	
วงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4	<u>49</u>
รูปที่ 5-9 ภาพขยายผังวงจรรวมวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 4:1 แบบปรับปรุง	
และวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4	<u>49</u>
รูปที่ 5-10 ตัวเก็บประจุปรสิตหลังจากการสกัดผังวงจร (ก) วงจรมัลติเพล็กซ์สัญญาณขนาด 2:	1
(ข) วงจรแลตซ์ (ค) วงจรบัฟเฟอร์ 2 ขั้น	<u>51</u>
รูปที่ 5-11 แผนภาพการจำลองการทำงานของผังวงจรรวม	<u>51</u>

รูปที่ 5-12 ผลจำลองสัญญาณข้อมูลออกความถี่ 10 กิกะบิตต่อวินาทีในช่วงเวลา 9 ถึง 13 นาโน	
วินาที5	2
รูปที่ 5-13 ภาพขยายค่าทางตรรกะของข้อมูลออกความถี่ 10 กิกะบิตต่อวินาที (ก) ค่าตรรกะเป็น	1
(ข) ค่าตรรกะเป็น 05	2
รูปที่ 5-14 ผลทดสอบรูปแบบดวงตาด้วยลำดับบิตสุ่มเทียมแบบ 2 ³¹ -1 ของวงจรมัลติเพล็กซ์	
สัญญาณความถี่สูงขนาด 4:1 แบบปรับปรุง5	3
รูปที่ 5-15 เปรียบเทียบสัญญาณเข้า (D1-D4) และสัญญาณออก (Out1-Out4)5	4



สถาบันวิทยบริการ จุฬาลงกรณ์มหาวิทยาลัย

บทที่ 1 บทนำ

1.1. แนวเหตุผลในการทำวิทยานิพนธ์

ในปัจจุบันเทคโนโลยีได้ก้าวไปข้างหน้าอย่างมาก การบริโภคข้อมูลข่าวสารที่ทันต่อ เหตุการณ์และรวดเร็วจึงมีความจำเป็น การบริโภคข้อมูลจำนวนมากต้องการช่องทางรับและส่ง ข้อมูลขนาดใหญ่ ซึ่งได้มีการพัฒนาอุปกรณ์อย่างหลากหลายเพื่อรองรับข้อมูลที่เกิดขึ้นอย่างรวดเร็ว ในปริมาณมากได้ เช่น อุปกรณ์หน่วยเก็บข้อมูล (Storage media), โทรศัพท์เคลื่อนที่ (Mobile phone), อุปกรณ์รับส่งทางแสง (Optical transceiver), อุปกรณ์มัลติเพล็กซ์สัญญาณ (Multiplexer) และอุปกรณ์ดีมัลติเพล็กซ์สัญญาณ (Demultiplexer) เป็นต้น

อุปกรณ์มัลติเพล็กซ์สัญญาณ (Multiplexer) หรือนิยมเรียกว่ามักซ์ (MUX) เป็นอุปกรณ์ กวบสัญญาณข้อมูลจากช่องสัญญาณ (Channel) หลายช่องให้เป็นช่องเดียว อุปกรณ์มัลติเพล็กซ์ สัญญาณจะรับสัญญาณข้อมูลจากช่องสัญญาณต่างๆ ที่ด้องการส่งไปยังปลายทางเดียวกัน โดยการ มัลติเพล็กซ์ (Multiplex) แล้วส่งผ่านสื่อส่งข้อมูล (Transmission media) เพียงเส้นเดียวออกไปใช้ งาน อุปกรณ์ปลายทางซึ่งทำงานตรงข้ามกับอุปกรณ์มัลติเพล็กซ์สัญญาณก็คืออุปกรณ์ดีมัลติเพล็กซ์ สัญญาณ (Demultiplexer) หรือนิยมเรียกว่าดีมักซ์ (DEMUX) ทำหน้าที่ดีมัลติเพล็กซ์ (Demultiplex) แล้วส่งไปตามช่องสัญญาณปลายทางของแต่ละช่องทางข้อมูล ในการส่งข้อมูลความจุสูงต้องใช้ กวามเร็วในการส่งสูง ผ่านทางสายสัญญาณที่รองรับปริมาณข้อมูลจำนวนมากที่ถูกส่งผ่านพร้อมๆ กันได้ สื่อส่งข้อมูลดังกล่าว ได้แก่ สายโกแอกซ์ (Coaxial cable), สายเส้นใยนำแสง (Fiber optic), กลื่นไมโกรเวฟ (Microwave) และ กลื่นดาวเทียม (Satellite wave) เป็นด้น

อุปกรณ์มัลติเพล็กซ์สัญญาณและดีมัลติเพล็กซ์สัญญาณมีอยู่หลายประเภท ซึ่งแต่ละ ประเภทก็จะมีทั้งข้อดี, ข้อเสีย และ ความเหมาะสมสำหรับการใช้งานแตกต่างกันไป แนวโน้มของ ความต้องการวงจรมัลติเพล็กซ์สัญญาณและดีมัลติเพล็กซ์สัญญาณที่สามารถทำงานด้วยความเร็วสูง มากถึงระดับกิกะบิตต่อวินาที (Gb/s) เช่น อุปกรณ์มัลติเพล็กซ์สัญญาณและดีมัลติเพล็กซ์สัญญาณ สำหรับใช้ในอุปกรณ์รับส่งทางแสงจะเพิ่มขึ้นเรื่อยๆ ตามความด้องการปริมาณข้อมูลที่เพิ่มขึ้น การ ออกแบบพัฒนาวงจรความถี่สูงนี้ภายในประเทศไทยยังไม่มีการพัฒนาเท่าที่ควร ขาดแคลนบุคลากร ที่มีประสบการณ์และความชำนาญ วงจรที่ออกแบบนี้ในอนาคตเป็นสิ่งที่มีประโยชน์ สามารถใช้ ประยุกต์เป็นแนวทางหรือใช้เป็นส่วนประกอบหนึ่งของอุปกรณ์อื่นๆ การออกแบบและพัฒนา เพื่อให้มีความเร็วสูง กินกำลังงานต่ำหรือออกแบบให้มีคุณลักษณะเฉพาะตามที่ต้องการเป็นวิชีการ ที่มีความซับซ้อน

1.2. วัตถุประสงค์ของการวิจัย

- 1. ออกแบบและวาคลายวงจรมัลติเพล็กซ์สัญญาณที่ทำงานที่ความเร็วสูง
- 2. ออกแบบและวาคลายวงจรคีมัลติเพลีกซ์สัญญาณที่ทำงานที่ความเร็วสูง
- 3. จำลองผลการทำงานของวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์ความเร็วสูง

1.3. ขอบเขตของการวิจัย

การออกแบบวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์สัญญาณโดยใช้เทคโนโลยีขนาด 0.18 ใมโครเมตร เพื่อใช้ในวงจรรับและส่<mark>งทางแสง</mark>

1.	วงจรมัลติเพล็กซ์สัญญาณขนา <mark>ค</mark>	4 :	1
	ความถี่สัญญาณเข้า	2.5	กิกะบิตต่อวินาที
	ความถี่สัญญ <mark>า</mark> ณออก	10	กิกะบิตต่อวินาที
	ความถี่สัญญ <mark>าณนาพิ</mark> กา	10	กิกะเฮิรตซ์
2.	วงจรคีมัลติเพล็กซ์สัญญาณขนาด	1 :	4
	ความถี่สัญญาณเข้า	10	กิกะบิตต่อวินาที
	ความถี่สัญญา <mark>ณออก</mark>	2.5	<mark>กิกะบิ</mark> ตต่อวินาที
	ความถี่สัญญาณ <mark>น</mark> าพิกา	10	กิกะเฮิรตซ์
3.	แรงดันไฟเลี้ยงประมาณ	1.8	โวลต์
	21		

4. เปรียบเทียบพื้นที่และกำลังกับงานวิจัยที่ผ่านมาในปัจจุบัน

1.4. วิธีดำเนินการวิจัย

- 1. ศึกษาและเก็บรวบรวมงานวิจัยที่เกี่ยวข้อง
- 2. ศึกษาและออกแบบวงจรพื้นฐานที่ทำงานได้ที่ความถี่สูงและกินกำลังค่ำ
- 3. จำลองผลการออกแบบและปรับเปลี่ยนค่าให้เหมาะสม
- 4. วาคผังวงจรของวงจรมัลติเพล็กซ์สัญญาณและคีมัลติเพล็กซ์สัญญาณ
- 5. นำผลการวาดผังวงจรมาจำลองผลการทำงานและเทียบเคียงกับการออกแบบ
- 6. ปรับปรุงวงจรและผังวงจรตามความเหมาะสม
- 7. ทคลอง, สรุปผล และ เขียนวิทยานิพนธ์

1.5. ประโยชน์ที่คาดว่าจะได้รับ

- 1. ได้รับความรู้ความเข้าใจพื้นฐานเกี่ยวกับการสื่อสารข้อมูลอัตราเร็วสูง
- ผังวงจรของวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์ความถี่สูงสามารถนำไปประยุกต์ใช้กับ วงจรรับส่งทางแสงและวงจรอื่นๆ ได้
- 3. สร้างบุคลากรที่มีความสามารถในการออกแบบวงจรเชิงเลขความถี่สูง
- 4. เป็นแนวทางและประสบการณ์สำหรับผู้ที่จะพัฒนาวงจรความถี่สูงในอนาคต

1.6. ลำดับขั้นตอนในการนำเสนอผลการวิจัย

วิทยานิพนธ์นี้แบ่งเนื้อหาออกเป็น 6 บท โดยเริ่มจากบทที่ 2 จะกล่าวถึงงานวิจัยเกี่ยวกับ วงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์สัญญาณที่มีในปัจจุบัน ข้อดีข้อเสียของโครงสร้างวงจรแต่ละ ประเภท เช่น โครงสร้างวงจรซีมอส และโครงสร้างวงจร MCML เป็นต้น และมาตรฐานการรับส่ง ทางแสง บทที่ 3 กล่าวถึงโครงสร้างของวงจรมัลติเพล็กซ์และดีมัลติเพล็กสัญญาณความถี่สูง พร้อม ทั้งนำเสนอวงจรมัลติเพล็กซ์กวามถี่สูงแบบปรับปรุง เพื่อประหยัดกำลังและพื้นที่ผังวงจร บทที่ 4 นำเสนอการคำนวณและการออกแบบค่าพารามิเตอร์ของวงจรพื้นฐานต่างๆ เพื่อนำไปประกอบใช้ กับวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์อันดับสูง บทที่ 5 เสนอการวาดผังวงจร กำหนดขาสัญญาณ ต่างๆ พร้อมทั้งทดสอบการทำงานของผังวงจรรวม บทที่ 6 กล่าวถึงสรุปงานวิทยานิพนธ์และ ข้อเสนอแนะเพื่อการพัฒนาต่อไป

สถาบันวิทยบริการ จุฬาลงกรณ์มหาวิทยาลัย

บทที่ 2

ปริทรรศน์และวรรณกรรม

เนื้อหาในบทปริทรรศน์และวรรณกรรมนี้จะนำเสนองานวิจัยเกี่ยวกับวงจรมัลติเพล็กซ์และ ดีมัลติเพล็กซ์ที่วิจัยในปัจจุบัน พร้อมทั้งเปรียบเทียบข้อดีข้อเสียของโครงสร้างการออกแบบวงจร มัลติเพล็กซ์และดีมัลติเพล็กซ์ที่ใช้กันแพร่หลาย เช่น วงจรซีมอส (CMOS) และวงจร MOS Current Mode Logic (MCML) เป็นต้น

2.1. งานวิจัยที่ผ่านมา

งานวิจัยเกี่ยวกับการออกแบบวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์จากอดีตจนถึงปัจจุบัน มี งานวิจัยมากมายหลายงานวิจัย แต่ละงานวิจัยใช้โครงสร้างและเทกนิควิธีต่างๆกัน แสดงดังตารางที่ 2-1

	T. Nakura	A. Tanabe	D. Kehrer	W.L. Hung	A. Shinmyo
	[1]	[2]	[3]	[4]	[5]
Design	MUX 16:1	MUX 8:1 DEMUX 1:8	MUX 4:1	MUX 2:1	MUX 8:1
Process	CMOS 0.18 µm (SOI CMOS)	CMOS 0.18 µm (TSMC)	CMOS 0.13 µm	CMOS 0.18 µm	CMOS 0.18 µm
Technique	Pipeline and Phase Shift Technique	Hybrid Technique	MOS Current Mode Logic Technique	Multi-Phase Tree Type MUX Technique	Hybrid Technique
Structure	CMOS Pass Transistor	MCML - CMOS	MCML	Pseudo CMOS and CMOS	MCML - CMOS
Speed	3.6 Gb/s	10 Gb/s	30 Gb/s	5 Gb/s	6.4 Gb/s
Supply	2.0 V	2.2 V 2.0 V	1.5 V	1.8 V	1.8 V
Power	340mW	126 mW 102 mW	75 mW @10 Gb/s	52 mW	84 mW
Area (mm) ²	1.75 x 1.75	1.5 x 1.5	0.93 x 0.71	0.3 x 0.3	0.142
Year	2000	2001	2004	2004	2005

ตารางที่ 2-1 : สรุปงานวิจัยเกี่ยวกับวงจรมัลติเพล็กซ์และคีมัลติเพล็กซ์ในปัจจุบัน

เทคนิคการออกแบบวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์ความถี่สูง มักเป็นเทคนิคแบบ ไฮบริด (Hybrid Technique) ประกอบด้วยวงจร MCML ใช้ในส่วนความถี่สูงและวงจรซีมอสใช้ใน ส่วนความถี่ต่ำ เช่นงานวิจัยของ Akira Tanabe [2], Daniel Kehrer [3] และ Akimori Shimyo [5] ตารางที่ 2-1 แสดงให้เห็นว่าเทคนิคนี้กินกำลังน้อยกว่าเทคนิคแบบอื่นๆ เช่น เทคนิคสายท่อและการ ปรับเฟส (Pipeline and Phase Shift Technique) ของ Toru Nakura [1] และเทคนิคโครงสร้างวงจร มัลติเพล็กซ์แบบต้นไม้ชนิคหลายเฟส (Multi-Phase Tree Type MUX Technique) ของ W.L. Hung [4] ซึ่งใช้โครงสร้างวงจรซีมอส

2.2. วงจรซีมอส CMOS) และวงจร MCML

2.2.1. <u>วงจรซีมอส (CMOS)</u> [6], [7], [8]





รูปที่ 2-1 แสดงวงจรอินเวอร์เตอร์ชนิคซีมอสซึ่งประกอบด้วย 2 ส่วน คือ

1) ส่วนคึงขึ้น (Pull-Up Network)

สร้างโดยทรานซิสเตอร์ชนิดพี (PMOS) ทำหน้าที่ดึงสัญญาณออก (Out) ให้เท่ากับแรงคันไฟเลี้ยง (V_{ad}) เมื่อสัญญาณเข้ามีค่าตรรกะเป็น 0

2) ส่วนดึงลง (Pull-Down Network)

สร้างโดยทรานซิสเตอร์ชนิดเอ็น (NMOS) ทำหน้าที่ดึงสัญญาณออกให้ ลงถึงกราวน์ เมื่อสัญญาณเข้ามีค่าตรรกะเป็น 1

วงจรนี้จึงมีฟังก์ชันทางตรรกะดังสมการที่ (2-1)

$$Out = In \tag{2-1}$$

S.M. Kang [9] ประมาณค่าหน่วงเวลา (D_{CMOS}) ของวงจรอินเวอร์เตอร์ชนิคซีมอส ดังนี้

$$D_{CMOS} = \frac{CV_{dd}}{\frac{k}{2} (V_{dd} - V_T)^{\alpha}}$$
(2-2)

- ้โดยที่ C = ตัวเก็บประจรวมที่โนค Out- ประกอบด้วย ตัวเก็บประจุภายในเนื่องจาก ทรานซิสเตอร์ (Mn และ Mp) และตัวเก็บประจุภาระ (C,)
 - ค่าคงที่ขึ้นกับเทคโนโลยีและขนาดของทรานซิสเตอร์ k =
 - α = ค่าที่ได้จากการประมาณมีค่าอยู่ในช่วง 1-2 [10]

กำลัง (P_{cmos}) ที่วงจรซีมอสใช้ส่วนใหญ่เป็นกำลังที่เกิดจากการเปลี่ยนค่าตรรกะ ้นั่นคือถ้าวงจรทำงานที่ความถี่สูง (/) ก็จะกินกำลังมาก (แปรผกผันกับค่าหน่วงเวลา) ประมาณ ค่าได้ดังสมการที่ (2-3) [6]

$$P_{CMOS} = CV_{dd}^2 f \tag{2-3}$$

จากสมการ (2-3) ความสัมพันธ์ระหว่างกำลังและความถี่เป็นความสัมพันธ์ในลักษณะเชิง เส้น แสดงให้เห็นว่าความถี่สูงขึ้นก็กินกำลังมากขึ้น

วงจรซีมอสมีช่วงแกว่งแรงคัน (Voltage Swing) เท่ากับค่าแรงคันไฟเลี้ยง โดยมี ้ค่าตรรกกะเป็น 1 เมื่อสัญญาณออกเท่ากับแรงคันไฟเลี้ยง และมีค่าตรรกะเป็น 0 เมื่อ สัญญาณออกเท่ากับ 0 โวลต์

2.2.2. วงจร MOS Current Mode Logic (MCML) [7], [8]



รูปที่ 2-2 วงจรบัฟเฟอร์ชนิค MCML

้วงจรบัฟเฟอร์ชนิด MCML ดังแสดงในรูปที่ 2-2 ทำงานโดยเปลี่ยนทิศทางของ กระแสไบแอส (I_{ss}) ให้ไหลผ่านตัวต้านทานเพียงค้านเคียว ข้อคีของวงจร MCML คือเป็น ้วงจรที่ทำงานในโหมคผลต่าง ซึ่งทนทานต่อสัญญาณรบกวน เช่น Power-Ground Noise, Substrate Noise, Crosstalk และ สัญญาณรบกวนโหมคร่วม (Common-Mode Noise) ได้คื ้วงจรบัฟเฟอร์ชนิด MCML ประกอบด้วย 3 ส่วน คือ

ส่วนดึงขึ้น

สร้างโดยตัวต้านทาน หรือทรานซิสเตอร์ชนิดพึงนาคเท่ากัน ทำหน้าที่ดึง สัญญาณออกขึ้น

2) ส่วนดึงลง

สร้างโดยทรานซิสเตอร์ชนิดเอ็น ทำหน้าที่สร้างฟังก์ชันที่ผกผันกันและ ดึงสัญญาณออกลง

3) แหล่งกำเนิดกระแส

เป็นส่วนที่กำหนดกระแสไบแอสคงที่สำหรับจ่ายให้กับวงจร

การออกแบบส่วนดึงลงอาจใช้วงจรโหมดผลต่างมาต่อลำดับกัน (Differential Cascode Voltage Switching Logic, DCVSL) เพื่อรับสัญญาณเข้า (In) สำหรับสร้างฟังก์ชัน ที่ต้องการและทำงานผกผันซึ่งกันและกัน ฟังก์ชันในส่วนดึงลงออกแบบเพื่อบังกับทิศทาง กระแสไบแอส (I_{ss}) ผ่านตัวต้านทานเพียงด้านเดียวเท่านั้น (อีกด้านทำงานตรงข้าม เนื่องจากฟังก์ชันผกผัน)

ถ้าสัญญาณเข้ามีค่าตรรกะเป็น 1 ทำให้ทรานซิสเตอร์ M1 ทำงานในสภาวะอิ่มตัว (In+ มีค่าทางตรรกะเท่ากับ 1) และทรานซิสเตอร์ M2 ไม่ทำงาน (In- มีค่าทางตรรกะเท่ากับ 0) ตัวด้านทานทางค้านซ้ายถูกบังคับโดยทรานซิสเตอร์ M1 ให้ต่อกับแหล่งกำเนิดกระแสทำ ให้ตัวต้านทานด้านซ้ายมีกระแสไหลเท่ากับ I_{ss} เกิดแรงดันตกคร่อมตัวต้านทานเท่ากับ I_{ss}R เพราะฉะนั้นแรงดันที่โนด Out- มีค่าเท่ากับแรงดันไฟเลี้ยงลบด้วยแรงดันตกคร่อมตัว ด้านทาน (ค่าตรรกะเป็น 0) แสดงดังสมการที่ (2-4) ส่วนตัวด้านทานด้านขวาไม่มีกระแส ไหล ทำให้สัญญาณที่โนด Out+ ถูกดึงขึ้นให้มีค่าเท่ากับแรงดันไฟเลี้ยง (ค่าตรรกะเป็น 1) ดังสมการที่ (2-5)

$$V_{Out-} = V_{dd} - I_{SS}R \tag{2}$$

(2-4)

(2-5)

วงจรบัฟเฟอร์ชนิด MCML ดังรูปที่ 2-2 มีช่วงแกว่งแรงดันระหว่างโนด Out- และ โนด Out+ อยู่ในช่วงสมการที่ (2-4) และสมการที่ (2-5) เพราะฉะนั้นช่วงแกว่งแรงดันมีค่า เท่ากับแรงดันตกคร่อมตัวด้านทาน กำหนดให้เท่ากับ ΔV แสดงดังสมการที่ (2-6)

 $V_{Out+} = V_{dd}$

$$\Delta V = I_{SS} R \tag{2-6}$$

้ ค่าหน่วงเวลาของวงจร MCML ประมาณได้ดังสมการที่ (2-7) [8]

$$D_{MCML} = RC \tag{2-7}$$

โดยที่ R คือ ตัวด้านทานดึงขึ้น และ C คือ ตัวเก็บประจุรวม ประกอบด้วยตัวเก็บประจุ ภายในเนื่องจากทรานซิสเตอร์ (M1 หรือ M2) และตัวเก็บประจุภาระ

เมื่อแทนค่า R จากสมการที่ (2-6) ลงในสมการที่ (2-7) ค่าหน่วงเวลาของวงจร MCML เขียนได้ดังสมการที่ (2-8)

$$D_{MCML} = \frac{C\Delta V}{I_{SS}}$$
(2-8)

จากสมการที่ (2-8) ค่าหน่วงเวลาของวงจร MCML แปรผันตรงตามช่วงแกว่งแรงดัน โดย โครงสร้างของวงจร MCML มีช่วงแกว่งแรงดันต่ำกว่าวงจร CMOS อยู่แล้วและช่วงแกว่ง แรงดันที่น้อยนี้เอง ทำให้ค่าหน่วงเวลามีค่าน้อย เหมาะสำหรับทำงานที่ความถี่สูง

วงจร MCML ทำงานโดยเปลี่ยนทิศทางกระแสไบแอส ซึ่งกระแสไบแอสในวงจร มีค่าคงที่ไม่ขึ้นกับความถี่ คังนั้นกำลังวงจร MCML (P_{MCML}) เป็นความสัมพันธ์ระหว่าง แรงคันและกระแสไบแอส [7], [8] แสดงคังสมการที่ (2-7)

$$P_{MCML} = I_{SS} V_{dd} \tag{2-7}$$

จากวงจรซีมอสและวงจร MCML ที่กล่าวมาข้างค้น สามารถสรุปความสัมพันธ์ค่าหน่วง เวลาและกำลัง ได้ดังตารางที่ 2-2

949	5	MCML	CMOS
Dela	ay	$D_{MCML} = RC$	$D_{CMOS} = \frac{CV_{dd}}{L}$
		$=\frac{C\Delta V}{I_{SS}}$	$\frac{\kappa}{2} (V_{dd} - V_T)^{\alpha}$
Pow	er	$P_{MCML} = I_{SS}V_{dd}$	$P_{CMOS} = C_L V_{dd}^2 f$

ตารางที่ 2-2 สรุปความสัมพันธ์ระหว่าง วงจร MCML และ CMOS

รูปที่ 2-3 แสดงผลจำลองการทำงานด้วยโปรแกรม SPICE ของวงจรอินเวอร์เตอร์ชนิด ซีมอส และวงจรบัฟเฟอร์ชนิด MCML ซึ่งวงจรอินเวอร์เตอร์ชนิดซีมอสใช้ความกว้างทรานซิสเตอร์ Mn เท่ากับ 4 ไมโครเมตร และความกว้างทรานซิสเตอร์ Mp เท่ากับ 10 ไมโครเมตร (μ_n ≈ 2.5μ_p)
[11] วงจรบัฟเฟอร์ชนิด MCMLใช้ความกว้างทรานซิสเตอร์ M1 และ M2 เท่ากับ 4 ไมโครเมตร,
ตัวด้านทานขนาด 1 กิโลโอห์ม และแหล่งกำเนิดกระแสขนาด 0.4 มิลลิแอมป์ เมื่อวงจรบัฟเฟอร์
ชนิด MCMLขับตัวเก็บประจุภาระที่สูงขึ้นเป็นจำนวนเท่าของตัวเอง (FANOUT) พบว่าทำงานเร็ว
กว่าวงจรซีมอส เพราะวงจร MCML มีก่าตัวเก็บประจุภาระด้านออกและช่วงแกว่งแรงดันน้อยกว่า
แต่เมื่อวงจรทั้งสองนี้ไม่ได้ขับตัวเก็บประจุภาระก่าหน่วงเวลาจะมีก่าไม่เท่ากับ 0 เพราะผลจากตัว
เก็บประจุภายในทรานซิสเตอร์ และเมื่อวงจรทั้งสองทำงานที่ความถี่ต่ำวงจรบัฟเฟอร์ชนิด MCML
กินกำลังสูงกว่าวงจรอินเวอร์เตอร์ชนิดซีมอส แต่เมื่อทำงานที่ความถี่สูงกว่า 2 กิกะเฮิรตซ์ วงจร
บัฟเฟอร์ชนิด MCML กินกำลังต่ำกว่าวงจรซีมอสอินเวอร์เตอร์ ดังนั้นการออกแบบวงจรมัลติเพลีกซ์
และคีมัลดิเพลีกซ์กวามถี่สูงในวิทยานิพนธ์นี้ จึงเลือกใช้โครงสร้างวงจรแบบ MCML เป็นพื้นฐาน
ในการออกแบบ



รูปที่ 2-3 ผลจำลองสมรรถนะวงจรแบบอินเวอร์เตอร์ชนิดซีมอสและวงจรบัฟเฟอร์ชนิด MCML (n) ค่าหน่วงเวลาของวงจร CMOS มากกว่าวงจร MCML, (ข) วงจร MCML กินกำลังน้อยกว่าวงจร CMOS ที่ความถี่สูง

2.3. มาตรฐานการสื่อสารทางแสง [12], [13], [14]

การรับและส่งสัญญาณในระบบที่ต่างกันหรือสื่อที่ต่างกันให้สื่อสารกันได้ จำเป็นต้องมี ข้อกำหนดบางอย่างเป็นเกณฑ์ร่วมกันจึงจะติดต่อสื่อสารกันได้ สำหรับมาตรฐานการรับและส่ง สัญญาณทางแสง คือ Synchronous Optical Network (SONET) [13] กำหนดโดยองค์กร Exchange Carriers Standard Association (ECSA) ซึ่งเป็นองค์กรกำหนดมาตรฐานของ American National Standard Institute (ANSI) ใช้กันอย่างแพร่หลายในประเทศสหรัฐอเมริกา, ประเทศแคนาดา, ประเทศเกาหลีและประเทศฮ่องกง มาตรฐาน SONET แบ่งเป็น Optical Carrier Level-N (OC-N) ใช้เส้นใยนำแสงเป็นสื่อส่งสัญญาณ และ Synchronous Transport Signal (STS) ใช้สายทองแดงเป็น สื่อส่งสัญญาณ มาตรฐาน SONET ทำงานที่สัญญาณประสานเวลา (Synchronous Signal) การ เปลี่ยนสัญญาณเกิดขึ้นในตำแหน่งที่แน่นอนและมีอัตราเดียวกัน แต่สัญญาณสามารถเกิดการเลื่อน ได้ภายในระยะเวลาที่กำหนด เรียกเวลาที่เลื่อนไปนี้ว่า "<u>ก่าหน่วงเวลาการแพร่กระจาย (Propagation</u> <u>Delay)</u> "

มาตรฐาน Synchronous Digital Hierarchy (SDH) [14] เป็นมาตรฐานซึ่งพัฒนาโดย ITU (International Telecommunication Union) เทียบเท่ากับมาตรฐาน SONET โดยที่ SDH เป็น มาตรฐานกว้างกว่ามาตรฐาน SONET โดยที่ ITU ได้พัฒนาระบบ STM (Synchronous Transport Module) ซึ่งเทียบเท่า STS ใช้สายทองแคงเป็นสายสัญญาณเช่นเดียวกัน และมีการอัตราส่งสัญญาณ พื้นฐานเท่ากับ 52 เมกะบิตต่อวินาที (STM-0) ซึ่งเทียบเท่ากับมาตรฐาน SONET คือ OC-1 และ STS-1 การส่งข้อมูลในมาตรฐานที่สูงขึ้นจะเป็นจำนวนเท่าของอัตราส่งพื้นฐาน ดังตารางที่ 3-2 จะ เห็นได้ว่ามาตรฐานการสื่อสารทางแสงแบ่งออกได้หลายระดับชั้น

Optical Level	Electrical Level	Line Rate (Mbps)	Payload Rate (Mbps)	Overhead Rate (Mbps)	SDH Equivalent
OC-1	STS-1	51.840	50.112	1.728	-
ОС-3	STS-3	155.520	150.336	5.184	STM-1
OC-9	STS-9	466.560	451.008	15.552	STM-3
OC-12	STS-12	622.080	601.344	20.736	STM-4
OC-18	STS-18	933.120	902.016	31.104	STM-6
OC-24	STS-24	1244.160	1202.688	41.472	STM-8
OC-36	STS-36	1866.240	1804.032	62.208	STM-13
OC-48	STS-48	2488.320	2405.376	82.944	STM-16
OC-96	STS-96	4976.640	4810.752	165.888	STM-32
OC-192	STS-192	9953.280	9621.504	331.776	STM-64

ตารางที่ 2-3 มาตรฐานการสื่อสารทางแสงในระดับต่างๆ [12]

ในทางปฏิบัติการส่งข้อมูลในสายทองแดงนั้นสามารถส่งได้แค่ระดับ STS-3 เท่านั้นเพราะ ระดับสูงกว่านี้จะเกิดกำลังสูญเสียในสายทองแดงทำให้สัญญาณลดคุณภาพลง การออกแบบใน วิทยานิพนธ์นี้ศึกษาวงจรเพื่อให้สามารถสามารถทำงานที่ความถี่สูงตามมาตรฐาน OC-192 และ ออกแบบในระดับทางกายภาพ (Physical Layer) เท่านั้น

บทที่ 3

สถาปัตยกรรมวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์ความถี่สูง

วงจรมัลติเพล็กซ์และคีมัลติเพล็กซ์มีโครงสร้างพื้นฐานหลายโครงสร้าง แต่ละโครงสร้างก็ มีความเหมาะสมแตกต่างกันในแต่ละประเภทการใช้งาน บทนี้กล่าวถึงโครงสร้างและส่วนประกอบ ของวงจรมัลติเพล็กซ์และคีมัลติเพล็กซ์ซึ่งสามารถทำงานความถี่สูงได้

สถาปัตยกรรมพื้นฐานวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์

วงจรมัลติเพล็กซ์ คังแสดงในรูปที่ 3-1 ด้านซ้าย คือ วงจรที่นำสัญญาณความเร็วต่ำหลายๆ สัญญาณ (D1, D2, ..., Dn) ผ่านเข้าสู่วงจรในลักษะที่ขนานกันและสามารถควบสัญญาณเข้าด้วยกัน เป็นสัญญาณความถี่สูง เพื่อส่งผ่านไปในสื่อส่งสัญญาณ (Media) เพียงช่องสัญญาณเดียวได้

วงจรดีมัลติเพล็กซ์ ดังแสดงในรูปที่ 3-1 ด้านขวา คือ วงจรที่ทำงานกลับกันกับวงจร มัลติเพล็กซ์ ซึ่งสามารถแยกสัญญาณความถี่สูงที่ถูกมัลติเพล็กซ์ออกมาและได้สัญญาณความถี่ต่ำที่ มีค่าสัญญาณเหมือนกับสัญญาณก่อนที่ถูกมัลติเพล็กซ์ โดยมีสัญญาณนาฬิกาเป็นสัญญาณควบคุม การมัลติเพล็กซ์และดีมัลติเพล็กซ์



รูปที่ 3-1 แผนภาพวงจรมัลติเพล็กซ์และคีมัลติเพล็กซ์

การออกแบบให้วงจรมัลติเพล็กซ์และคีมัลติเพล็กซ์ ทำงานที่ความถี่ที่ต้องการ ทนทานต่อ สัญญาณรบกวน และกินกำลังงานต่ำได้ จำเป็นต้องเลือกเทคนิกการออกแบบที่เหมาะสม ตลอดจน วิธีการออกแบบให้ผลตอบสนองคีที่สุดเท่าที่ออกแบบได้

วงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์ มีโครงสร้างหลายชนิดและใช้เทคนิคหลายแบบ เช่น วงจร MCML, ทรานซิสเตอร์แบบผ่าน (Pass Transistor), วงจรซีมอสแบบสถิตย์, และอื่นๆ แต่ละ แบบมีข้อดี ข้อเสีย ดังที่ได้กล่าวมาแล้วในบทที่ 2 แต่วงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์สัญญาณ ความถี่สูงในงานวิทยานิพนธ์นี้ เลือกใช้เทคนิค MCML เพราะที่ความถี่สูงวงจร MCML กินกำลัง คงที่และค่ำกว่าโครงสร้างอื่นๆ วงจร MCML เป็นวงจรที่ทำงานกับสัญญาณผลต่าง (Differential Mode) จึงทนทานต่อสัญญาณรบกวนหลายประเภท เช่น Power Ground Noise, Substrate Noise, Crosstalk, Common Mode Rejection เป็นต้น คังได้กล่าวมาแล้วในบทที่ 2

3.2. สถาปัตยกรรมวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 2:1 [2], [3], [5], [15]

วงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 2:1 ประกอบด้วยวงจรมัลติเพล็กซ์สัญญาณ ขนาด 2:1 (MUX 2:1) และวงจรแลตช์ (L1, L2, L3, L4 และ L5) ดังรูปที่ 3-2



รูปที่ 3-2 สถาปัตยกรรมวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 2:1

3.2.1. <u>วงจรมัลติเพล็กซ์สัญญาณขนาด 2:1 (MUX 2:1)</u>



รูปที่ 3-3 สัญลักษณ์วงจรมัลติเพล็กซ์สัญญาณขนาด 2:1

วงจรมัลติเพล็กซ์สัญญาณขนาค 2:1 หรือนิยมเรียกว่ามักซ์ (MUX 2:1) ทำหน้าที่ ควบสัญญาณข้อมูลความถี่ต่ำ 2 สัญญาณที่ได้รับมาจากวงจรแลตช์ L2 และ L5 ให้เป็น สัญญาณออก (Out) เพียงสัญญาณเดียวและส่งไปยังปลายทางเดียวกัน โดยมีสัญญาณนาพิกา (CK) ควบคุมการควบสัญญาณ ผลที่ได้คือความถี่สัญญาณออกเป็น 2 เท่าของความถี่สัญญาณ เข้า มีโครงสร้างดังรูปที่ 3-3 และมีแผนภาพเก้าร่างดังรูปที่ 3-4 วงจรนี้ประกอบด้วยส่วนหลัก หลัก 4 ส่วน คือ

- 1) ส่วนดึงขึ้น (Pull-Up Part) แสดง โดยตัวต้านทาน (R)
- ส่วนข้อมูล (Data Part) แสดง โดยทรานซิสเตอร์ M1, M2 สำหรับชุดข้อมูล V1 และ ทรานซิสเตอร์ M3, M4 สำหรับชุดข้อมูล V2
- 3) ส่วนเลือกข้อมูล (Selection Data Part) แสดงโดยทรานซิสเตอร์ M5 และ M6
- 4) ส่วนแหล่งกำเนิดกระแส (Current Source Part)



รูปที่ 3-4 แผนภาพเค้าร่างวงจรมัลติเพล็กซ์สัญญาณขนาด 2:1

เมื่อสัญญาณนาฬิกามีค่าทางตรรกะเป็น 1 (CK+ = 1, CK- = 0) ทรานซิสเตอร์ M5 นำกระแส ส่วนทรานซิสเตอร์ M6 ไม่นำกระแส สัญญาณออกมีค่าเปลี่ยนแปลงตามข้อมูล V1 และในทางกลับกันเมื่อสัญญาณนาฬิกามีค่าทางตรรกะเป็น 0 (CK+ = 0, CK- = 1) สัญญาณ ออกมีค่าเปลี่ยนแปลงตามข้อมูล V2 รูปที่ 3-5 เป็นผลจำลองการทำงานวงจรมัลติเพล็กซ์ สัญญาณขนาด 2:1 แบบอุดมคติ โดยมีสัญญาณเข้ามีความถี่ 5 กิกะบิตต่อวินาที ส่วนสัญญาณ ออกมีความถี่เป็น 2 เท่าของสัญญาณเข้า คือ 10 กิกะบิตต่อวินาที มีความถี่สัญญาณกวบคุม การทำงาน (สัญญาณนาฬิกา CK) เท่ากับ 5 กิกะเฮิรตซ์



ความถี่ 10 กิกะบิตต่อวินาที [15]

3.2.2. <u>วงจรแลตช์ (Latch)</u>

ในความเป็นจริงแล้วในวงจรรวมต่างๆ สัญญาณที่เข้าสู่วงจรมัลติเพล็กซ์อาจมี ช่วงเวลาขาขึ้นและลง (Rise/Fall Time) ไม่เหมาะสม, มีสัญญาณรบกวน (Noise) ทำให้เกิด การเสื่อมคุณภาพของสัญญาณ (Degraded Data) หรือสัญญาณทำงานไม่ประสานเวลา (Asynchronous) กับสัญญาณนาฬิกาทำให้สัญญาณออกเกิดความผิดพลาดขึ้น ซึ่งอาจจะเกิด กรณีใดกรณีหนึ่งหรือทุกกรณีก็เป็นไปได้ รูปที่ 3-6 แสดงสัญญาณที่มีช่วงเวลาขาขึ้นและลงมี ค่ามากและสัญญาณไม่ประสานเวลากับสัญญาณนาฬิกา ผลที่ได้ก็คือสัญญาณออกที่เวลา t₁ มี ความผิดพลาดเกิดขึ้น



รูปที่ 3-6 สัญญาณเข้าที่มีเวลาขาขึ้นและลงไม่เหมาะสมและไม่ประสานเวลากับสัญญาณนาฬิกา

วงจรแลตช์ทำหน้าที่ปรับเวลาขาขึ้นและลงและจัดเวลาข้อมูล (Retime Data) ให้ เหมาะสม พิจารณาสถาปัตยกรรมวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 2:1 (รูปที่ 3-2) ทางเดินของข้อมูล D1 ประกอบด้วยวงจรแลตช์ L1 และ L2 ทำงานในลักษณะของ ฟลิปฟลี่อป (Flip-Flop) หรืออาจจะเรียกว่า Master-Slave Latch (MS-Latch) ซึ่งทำหน้าที่จัด เวลาข้อมูลให้ประสานเวลากับสัญญาณนาฬิกา ส่วนของทางเดินข้อมูล D2 ประกอบด้วย วงจรแลตช์ L3 และ L4 ทำหน้าที่ในลักษณะฟลิปฟลีอปดังที่ได้กล่าวมาข้าวด้น แต่มีวงจร แลตช์ L5 เพิ่มเข้ามาเพื่อเลื่อนสัญญาณออกไปครึ่งรอบสัญญาณนาฬิกา (Half Clock Cycle) เพราะวงจรมัลติเพล็กซ์สัญญาณขนาด 2:1 จะสุ่มสัญญาณ D1 เมื่อสัญญาณนาฬิกามีก่าตรรกะ เป็น 1 ซึ่งทำการสุ่มได้ตามปกติ แต่การสุ่มสัญญาณ D2 จะเกิดเมื่อสัญญาณนาฬิกามีก่าตรรกะ เป็น 0 ดังนั้นจึงต้องเลื่อนสัญญาณ D2 ออกไปครึ่งรอบสัญญาณนาฬิกา เพื่อการสุ่มสัญญาณ D2 จะได้สุ่มตรงคำแหน่งและสัญญาณออกที่ได้จะไม่ผิดพลาด

แผนภาพเก้าร่างวงจรแลตช์แสดงคังรูปที่ 3-7 ประกอบด้วย 5 ส่วนหลักคือ

- 1) ส่วนดึงขึ้น
- ส่วนรับรู้ (Sense Part) แสดงโดยทรานซิสเตอร์ M1 และ M2
- ส่วนเก็บ (Store Part) แสดงโดยทรานซิสเตอร์ M3 และ M4
- 4) ส่วนเลือกโหมด (Selection Mode Part) แสดงโดยทรานซิสเตอร์ M5 และ M6
- 5) ส่วนแหล่งกำเนิดกระแส (Current Source Part)



รูปที่ 3-7 แผนภาพเค้าร่างวงจรแลตช์

เมื่อสัญญาณเลือกสถานะ (CK) มีค่าตรรกะเป็น 1 วงจรแลตช์จะทำงานในสถานะ รับรู้ (Sense) ดังนั้นสัญญาณออก (Out) เปลี่ยนตามสัญญาณ V1 แต่เมื่อสัญญาณเลือกสถานะ มีค่าตรรกะเป็น 0 วงจรแลตช์ทำงานในสถานะเก็บ (Store) สัญญาณออกที่ได้จะไม่เปลี่ยน ตามสัญญาณเข้าแสดงดังรูปที่ 3-8



เมื่อนำวงจรมัลติเพล็กซ์สัญญาณขนาค 2:1 และวงจรแลตช์มาประกอบกันคังรูปที่ 3-2 จะ ได้วงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาค 2:1 มีผลการทำงานแสคงได้คังรูปที่ 3-9



รูปที่ 3-9 ผลจำลองการทำงานวงจรมัลติเพล็กซ์ความถี่สูงขนาด 2:1

วิทยานิพนธ์นี้เสนอการออกแบบวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 2:1 แบบ ปรับปรุง เพื่อลดกำลังและพื้นที่ผังวงจร โดยตัดวงจร L1 และ L3 จากรูปที่ 3-2 ได้ ดังรูปที่ 3-10 ทำ ให้กินกำลังน้อยลง ทั้งนี้ L1 และ L2 ทำหน้าที่จัดเวลาข้อมูล ส่วน L3 ทำหน้าที่แลตซ์สัญญาณ D2 ออกไปกรึ่งสัญญาณนาฬิกา วงจรแบบปรับปรุงนี้มีค่าหน่วงเวลาต่ำกว่าวงจรเดิมอยู่ครึ่งสัญญาณ นาฬิกา เพราะจะสุ่มจัดเวลาสัญญาณที่วงจรแลตซ์ L1 และ L2 ที่สัญญาณนาฬิกามีค่าตรรกะเป็น 0



รูปที่ 3-10 สถาปัตยกรรมวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาค 2:1 แบบปรับปรุง

3.3. สถาปัตยกรรมวงจรดีมัลติเพล็กซ์ความถี่สูงขนาด 1:2 [2], [15]

วงจรคีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:2 ประกอบด้วย วงจรแลตช์สัญญาณ จำนวน 5 ชุด (L1, L2, L3, L4 และ L5) ดังรูปที่ 3-11



รูปที่ 3-11 สถาปัตยกรรมวงจรคีมัลติเพล็กซ์สัญญาณความถี่สูงขนาค 1:2

วงจรดีมัลติเพล็กซ์สัญญาณขนาด 1:2 หรือนิยมเรียกว่าดีมักซ์ (DEMUX 2:1) ทำหน้าที่ตรง ข้ามกับวงจรมัลติเพล็กซ์สัญญาณ คือเป็นวงจรที่แยกข้อมูลความถี่ต่ำ 2 สัญญาณ (Out1 และ Out2) ออกจากสัญญาณเข้าความถี่สูง (In) โดยมีสัญญาณนาฬิกา (CK) เป็นสัญญาณควบคุมการแยก สัญญาณ ผลที่ได้คือความถี่สัญญาณออกลดลงป็นครึ่งหนึ่งของความถี่สัญญาณเข้า

วงจรคีมัลติเพล็กซ์สัญญาณ ประกอบด้วย วงจรแลตช์ L1, L2 และ L4, L5 วงจรแลตช์ทั้ง สองคู่นี้ ทำงานในลักษณะของวงจรฟลิปฟล็อป แต่ทำงานที่สัญญาณนาฬิกาคนละช่วงโดย ชุด L1, L2 ทำงานที่สัญญาณนาฬิกามีค่าตรรกะเป็น 1 ส่วนชุด L4, L5 ทำงานที่สัญญาณนาฬิกามีค่าตรรกะ เป็น 0 เพื่อแยกสัญญาณความถี่ต่ำออกมา ส่วนวงจรแลตช์ L3 ทำหน้าที่หน่วงสัญญาณออกไปครึ่ง สัญญาณนาฬิกา รูปที่ 3-12 แสดงการทำงานของวงจรดีมัลติเพล็กซ์ เมื่อสัญญาณเข้ามีความถี่ 10 กิ กะบิตต่อวินาที และใช้สัญญาณนาฬิกาความถี่ 5 กิกะเฮิรตซ์ เป็นสัญญาณเลือกเพื่อแยกข้อมูลออก ทาง Out1 เมื่อสัญญาณนาฬิกามีค่าทางตรรกะเป็น 1 และแยกข้อมูล Out2 ออก เมื่อสัญญาณนาฬิกา มีค่าทางตรรกะเป็น 0



รูปที่ 3-12 ผลจำลองการทำงานวงจรคีมัลติเพล็กซ์ความถี่สูงขนาด 1:2

สถาปัตยกรรมวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์สัญญาณอันดับสูง [2], [4], [15]

วงจรมัลติเพล็กซ์และคีมัลติเพล็กซ์สัญญาณอันคับสูงที่เสนอในวิทยานิพนธ์นี้ จะใช้วงจร มัลติเพล็กซ์สัญญาณความถี่สูงขนาค 2:1 แบบปรับปรุง และวงจรคีมัลติเพล็กซ์สัญญาณความถี่สูง ขนาค 1:2 เป็นพื้นฐาน โคยมีวงจรเพิ่มเติม คือ วงจรหารความถี่สัญญาณนาฬิกาครึ่งหนึ่ง (Clock Divider by 2)

วงจรหารความถี่สัญญาณนาฬิกาครึ่งหนึ่ง ดังรูปที่ 3-13 ประกอบด้วย วงจรแลตช์ 2 ชุดต่อ กัน โดยวิธีป้อนกลับแบบลบ (Negative Feedback) ทำงานในลักษณะของฟลิปฟล็อปแบบที (T-Flip Flop)



รูปที่ 3-13 วงจรหารความถี่สัญญาณนาฬิกาครึ่งหนึ่ง

รูปที่ 3-14 เป็นรูปวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 4:1 ประกอบด้วยวงจร มัลติเพล็กซ์สัญญาณความถี่สูงขนาด 2:1 แบบปรับปรุง จำนวน 3 ชุด ได้แก่ (A), (B) และ (C), วงจร หารความถี่สัญญาณนาฬิกาครึ่งหนึ่ง (Clock Divider by 2) ซึ่งสัญญาณนาฬิกาที่ออกจากวงจรหาร ความถี่จะไม่สามารถขับวงจร (B) และ (C) ได้เพราะตัวเก็บประจุภาระมีค่ามาก ดังนั้นจึงเพิ่มวงจร บัฟเฟอร์ทำหน้าที่ปรับสัญญาณให้สามารถขับวงจรถัดไป และปรับเวลาขาขึ้นและลงให้สัญญาณ คมขึ้น แต่การเพิ่มวงจรบัฟเฟอร์จะทำให้สัญญาณนาฬิกา CK/2 ที่ไปขับวงจร (B) และ (C) ถูกหน่วง ออกไป ทำให้สัญญาณ CK และ CK/2 ไม่เข้าจังหวะกัน ดังนั้นจึงต้องเพิ่มวงจรบัฟเฟอร์ที่เหมือนกัน เพื่อหน่วงเวลาสัญญาณนาฬิกา CK เช่นกัน ผลที่ได้คือสัญญาณนาฬิกา CK และ CK/2 เข้าจังหวะ กัน วิทยานิพนธ์นี้ออกแบบให้ทำงานที่ความถี่ 10 กิกะบิตต่อวินาที มีความถี่สัญญาณเข้า D1, D2, D3 และ D4 เท่ากับ 2.5 กิกะบิตต่อวินาที, ความถี่สัญญาณนาฬิกาเท่ากับ 5 กิกะเฮิรตซ์ และความถี่ สัญญาณออก Out เท่ากับ 10 กิกะบิตต่อวินาที นั่นคือความถี่สัญญาณออกมีความถี่เป็น 4 เท่าของ ความถี่สัญญาณเข้า



รูปที่ 3-14 สถาปัตยกรรมวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 4:1

วงจรดีมัลติเพล็กซ์ความถี่สูงขนาด 1:4 มีโครงสร้างดังรูปที่ 3-15 ประกอบด้วยวงจรดี มัลติเพล็กซ์ความถี่สูงขนาด 1:2 จำนวน 3 ชุด, วงจรหารความถี่สัญญาณนาฬิกาครึ่งหนึ่ง (Clock Divider by 2) และวงจรบัฟเฟอร์ทำหน้าที่เช่นเดียวกับวงจรบัฟเฟอร์ในรูปที่ 3-14 วงจรดี มัลติเพล็กซ์ความถี่สูงขนาด 1:2 ทำงานโดยการแยกสัญญาณความถี่ต่ำออกจากสัญญาณความถี่สูง ในวิทยานิพนธ์นี้ออกแบบให้ทำงานที่ความถี่ 10 กิกะบิตต่อวินาที มีความถี่สัญญาณเข้า In เท่ากับ 10 กิกะบิตต่อวินาที, ความถี่สัญญาณนาฬิกาเท่ากับ 5 กิกะเฮิรตซ์ และความถี่สัญญาณออก Out1,



Out2, Out3 และ Out4 เท่ากับ 2.5 กิกะบิตต่อวินาที นั่นคือความถี่สัญญาณออกมีความถี่เป็น 1/4 เท่า ของความถี่สัญญาณเข้า

รูปที่ 3-15 สถาปัตยกรรมวงจรคีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4

สถาบันวิทยบริการ จุฬาลงกรณ์มหาวิทยาลัย

บทที่ 4

การคำนวณและการออกแบบ

บทนี้กล่าวถึงวิธีการคำนวณก่าพารามิเตอร์ของวงจร MCML เพื่อให้ผ่านข้อกำหนดด้าน กวามเร็วและกินกำลังงานต่ำ วงจรที่ถูกออกแบบ คือ วงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 2:1 แบบปรับปรุงดังแสดงในรูปที่ 4-1 และวงจรดีมัลติเพล็กซ์ความถี่สูงขนาด 1:2 ดังแสดงในรูปที่ 4-2 เท่านั้นเพราะวงจรที่กล่าวมาข้างต้นเป็นวงจรพื้นฐาน สำหรับการสร้างวงจรมัลติเพล็กซ์และดี มัลติเพล็กซ์อันดับสูงต่อไป วงจรย่อยในการออกแบบประกอบด้วย 4 วงจรหลักกือ วงจร มัลติเพล็กซ์สัญญาณขนาด 2:1 (MUX 2:1), วงจรแลตซ์ (Latch), วงจรหารความถี่สัญญาณนาฬิกา (Clock Divider) และวงจรบัฟเฟอร์ (Buffer) ดังที่จะกล่าวในหัวข้อ 4.1 ถึง 4.4 ตามลำดับ

การออกแบบเริ่มต้นด้วยการกำหนดขนาดสัญญาณเข้าและสัญญาณออกของวงจรย่อย แต่ ละวงจรดังแสดงในรูปที่ 4-1 และรูปที่ 4-2 วงจรทั้งสองนี้ทำงานที่ความถี่ 10 กิกะบิตต่อวินาที, มี ช่วงแกว่งแรงดันเท่ากับ ΔV ตลอดการออกแบบ เพื่อง่ายต่อการออกแบบและนำไปประกอบเป็น วงจรอันดับสูงต่อได้ และมีความกว้างทรานซิสเตอร์แต่ละวงจรเท่ากันตลอดการออกแบบ



รูปที่ 4-1 แผนภาพสัญญาณของวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาค 2:1 แบบปรับปรุง



รูปที่ 4-2 แผนภาพสัญญาณของวงจรคีมัลติเพล็กซ์สัญญาณความถี่สูงขนาค 1:2

ข้อกำหนดสำหรับทุกวงจร คือ มีช่วงแกว่งสัญญาณเข้า, สัญญาณออก และสัญญาณนาฬิกา เท่ากัน สามารถทำงานได้ที่ความถี่ 5 GHz ซึ่งการออกแบบในบทนี้มี 4 วงจรหลัก คือ วงจร มัลติเพล็กซ์สัญญาณขนาด 2:1, วงจรแลตช์, วงจรหารความถี่สัญญาณนาฬิกา และ วงจรบัฟเฟอร์

4.1. การคำนวณและออกแบบวงจรมัลติเพล็กซ์สัญญาณขนาด 2:1



้วงจรมัลติเพล็กซ์สัญญาณขนาด 2:1 มีแผนภาพเค้าร่างดังรูปที่ 4-3(ก)

รูปที่ 4-3 แผนภาพเค้าร่าง (ก) วงจรมัลติเพล็กซ์ขนาด 2:1 (ข) ครึ่งวงจรมัลติเพล็กซ์ขนาด 2:1

การคำนวณให้วงจรมัลติเพล็กซ์สัญญาณขนาด 2:1 สามารถทำงานที่ความถี่ที่ต้องการได้ นั้น วงจรจะถูกกำหนดด้วยค่าหน่วงเวลาการแพร่กระจาย (Propagation Delay) ประมาณก่าด้วยวงจร ลำดับที่หนึ่ง (First Order Approximation) [16] ดังสมการที่ (4-1)

$$t_d = 0.69RC \tag{4-1}$$

โดย C คือ ตัวเก็บประจุรวมทั้งหมดที่โนดออกซึ่งประกอบด้วย ตัวเก็บประจุภายในทรานซิสเตอร์ (Internal Capacitance, C_{int}), ตัวเก็บประจุเนื่องจากตัวต้านทาน (Resistive Capacitance, C_R) และตัว เก็บประจุภาระ (Load Capacitance, C_L) เราสามารถนำสมการค่าหน่วงเวลาการแพร่กระจาย (4-1) มาเขียนใหม่ ให้อยู่ในรูปของตัวเก็บประจุประเภทต่างๆ ดังสมการที่ (4-2)

$$t_d = 0.69R(C_R + C_{\rm int} + C_L)$$
(4-2)

ตัวเก็บประจุภาระเกิดจากตัวเก็บประจุในวงจรถัดไป (Fanout Capacitance, C_{FO}) และตัว เก็บประจุสาย (Wiring Capacitance, C_{wire}) แสดงดังสมการที่ (4-3)

$$C_L = C_{FO} + C_{wire} \tag{4-3}$$

แต่ในประมาณค่าหน่วงเวลาการแพร่กระจายเพื่อง่ายแก่การคำนวณ กำหนดให้ตัวเก็บประจุสายมีค่า น้อยมากหรือไม่มีเลย (*C_{wire}* ≈ 0) ดังนั้นเมื่อแทนค่าตัวเก็บประจุภาระในสมการที่ (4-3) ลงใน สมการที่ (4-2) ค่าหน่วงเวลาการแพร่กระจาย แสดงดังสมการที่ (4-4)

$$t_d = 0.69R[C_R + C_{\rm int} + C_{FO}]$$
(4-4)

ตัวเก็บประจุในสมการที่ (4-4) ประกอบด้วยตัวเก็บประจุ 2 กลุ่มคือ ตัวเก็บประจุเนื่องจากตัว ด้านทาน (*C_n*) และตัวเก็บประจุเนื่องจากทรานซิสเตอร์ (*C_n*) ซึ่งตัวเก็บประจุเนื่องจากทรานซิสเตอร์คือ ผลรวมค่าตัวเก็บประจุภายในวงจรและค่าตัวเก็บประจุวงจรถัดไป ดังนั้นเขียนใหม่ได้ดังสมการที่ (4-5)

$$t_d = 0.69R(C_R + C_{Tr})$$
(4-5)

จากสมการที่ (4-5) กระจาย *0.69R* เข้าในวงเล็บ ค่าหน่วงเวลาการแพร่กระจายประกอบด้วยผลรวม ค่าหน่วงเวลาการแพร่กระจายเนื่องตัวต้านทาน (พจน์แรก) และค่าหน่วงเวลาการแพร่กระจาย เนื่องจากทรานซิสเตอร์ (พจน์หลัง) ดังสมการที่ (4-6)

$$t_d = 0.69RC_R + 0.69RC_{Tr} \tag{4-6}$$

การกำนวณหาตัวเก็บประจุเนื่องจากทรานซิสเตอร์ของวงจรมัลดิเพล็กซ์สัญญาณขนาด 2:1 รูปที่ 4-3(ก) เพื่อนำไปกำนวณหาก่าหน่วงเวลาการแพร่กระจาย ทำได้โดยแยกกิดวงจรเพียงครึ่ง เดียวเพราะวงจรสมมาตรทั้ง 2 ข้าง โดยสมมติสัญญาณนาฬิกามีก่าทางตรรกะเป็น 1 (CK+ มีก่า ตรรกะเป็น 1, CK- มีก่าตรรกะเป็น 0) ทรานซิสเตอร์ M5 ทำงาน แต่ทรานซิสเตอร์ M6 ไม่ทำงาน กระแสไบแอสไหลผ่านฝั่งทรานซิสเตอร์ M5 เท่านั้น และสมมติให้สัญญาณข้อมูล V1 มีก่าตรรกะ เป็น 1 (V1+ มีก่าตรรกะเป็น 1, V1- มีก่าตรรกะเป็น 0) ทรานซิสเตอร์ M1 ทำงาน แต่ทรานซิสเตอร์ M2 ไม่ทำงาน กระแสไบแอสไหลผ่านตัวด้านทานด้านซ้ายและทรานซิสเตอร์ M1 เท่านั้น ถ้า กำหนดให้สัญญาณข้อมูล V1 เปลี่ยนแปลงหลังสัญญาณนาฬิกา ดังนั้นกรึ่งวงจรมัลติเพล็กซ์แสดง ดังรูปที่ 4-3(ข) โนด Out- เชื่อมต่อกับตัวต้านทานด้านซ้าย, ขาเครนของทรานซิสเตอร์ M1, ขาเครน ของทรานซิสเตอร์ M3 และตัวเก็บประจุภาระ วงจรสมมูลของกรึ่งวงจรมัลติเพล็กซ์แสดงดังรูปที่ 4-4



รูปที่ 4-4 วงจรสมมูลของครึ่งวงจรมัลติเพล็กซ์สัญญาณขนาด 2:1

จากรูปที่ 4-4 ตัวเก็บประจุรวมประกอบด้วย ตัวเก็บประจุเนื่องจากตัวด้านทานและตัวเก็บ ประจุเนื่องจากทรานซิสเตอร์ (ชุดทรานซิสเตอร์นี้กือวงจรมัลติเพล็กซ์ขนาด 2:1 ดังนั้นแทนก่าตัว เก็บประจุนี้ด้วย C_{MUX}) แสดงดังสมการที่ (4-7)

$$C = C_{R} + \underbrace{C_{gd,1} + C_{db,1} + C_{gd,3} + C_{db,3} + C_{L}}_{C_{Tr} \equiv C_{MUX}}$$
(4-7)

ตัวเก็บประจุเนื่องจากตัวด้านทาน เกิดจากตัวเก็บประจุระหว่างชั้นที่วาดผังวงจร (Layout) กับซับเสตรท การวาดผังวงจรตัวด้านทานแสดงดังรูปที่ 4-5

รูปที่ 4-5 ตัวต้านทานและผังวงจรตัวต้านทาน

้ ก่าตัวต้านทานจากการวาดผังวงจรดังรูปที่ 4-5 คำนวณได้จากสมการที่ 4-8 [17]

$$R = R_s \times \frac{a}{b} \tag{4-8}$$

โดยที่ *R*_s คือ ค่าความด้านทานแผ่นต่อพื้นที่สี่เหลี่ยม (Sheet Resistance per Square, *R*_s) ใน วิทยานิพนธ์นี้เลือกสร้างตัวด้านทานจากชั้นโพลีซิลิคอน (Polysilicon) เพราะมีค่าความด้านทาน แผ่นต่อพื้นที่สี่เหลี่ยมเท่ากับ 7.8 โอห์มต่อพื้นที่สี่เหลี่ยม [11] (สำหรับกระบวนการผลิต TSMC 0.18 ใมโครเมตร แสดงในภาคผนวก (ข)), *b* คือ ความกว้างของตัวด้านทาน การออกแบบ กำหนดให้มีค่าคงที่เท่ากับ 0.27 ไมโครเมตร ตลอดการออกแบบเพื่อง่ายแก่การคำนวณและวางผัง วงจร และ a คือความยาวของผังวงจรตัวด้านทาน

จากที่กล่าวมาข้างค้นตัวเก็บประจุเนื่องจากตัวด้านทานโพลีซิลิคอน คำนวณได้จากสมการ ที่ (4-9) โดยที่ *C_p* ดือก่ากงที่ตัวเก็บประจุต่อพื้นที่ระหว่างชั้นโพลีซิลิกอนกับซับเสตรท มีก่าเท่ากับ 105 เฟมโตฟารัดต่อตารางไมโกรเมตร แสดงในภาคผนวก (ง)

$$C_{R} = C_{p}(ab) \tag{4-9}$$

สมการที่ (4-9) หารด้วยสมการที่ (4-8) และแทนค่าตัวแปรต่างๆ จะได้ว่าตัวเก็บประจุเนื่องจากตัว ด้านทานเป็นฟังก์ชันของตัวต้านทานดังสมการที่ (4-10)

$$C_{R} = \left(\frac{C_{p}b^{2}}{R_{s}}\right)R = \left(9.813 \times 10^{-19}\right)R \qquad F$$
(4-10)

ตัวเก็บประจุเนื่องจากทรานซิสเตอร์ [6] จากสมการที่ (4-7) ประกอบด้วย ตัวเก็บประจุเกต-เครนของทรานซิสเตอร์ M1, ตัวเก็บประจุเครน-บัลก์ของทรานซิสเตอร์ M1, ตัวเก็บประจุเกต-เครน ของทรานซิสเตอร์ M3, ตัวเก็บประจุเครน-บัลก์ของทรานซิสเตอร์ M3 และตัวเก็บประจุภาระ ใน การออกแบบกำหนดให้ทรานซิสเตอร์ที่ทำงาน ทุกตัวทำงานในสภาวะอิ่มตัว (Saturate) สามารถ กำนวณค่าตัวเก็บประจุเนื่องจากวงจรมัลติเพล็กซ์ (*C_{MUX}*) ในสมการที่ (4-8) ได้โดยใช้ความสัมพันธ์ การกำนวณค่าตัวเก็บประจุเนื่องจากกรานซิสเตอร์ ในภาคผนวก (ก) และ ค่าตัวแปรต่างๆ สำหรับ กระบวนการผลิต TSMC 0.18 ไมโครเมตร ในภาคผนวก (ง) การคำนวณทำได้ดังนี้

ตัวเก็บประจุเกต-เครน ประกอบด้วยตัวเก็บประจุซ้อนเหลื่อมเกต-เครน และ ตัวเก็บประจุ ช่องเกต-เครน เนื่องทรานซิสเตอร์ทำงานในสภาวะอิ่มตัว ดังนั้นตัวเก็บประจุช่องเกต-เครน มีค่า เท่ากับ 0 และสามารถเขียนค่าตัวเก็บประจุเกต-เครนได้ดังสมการที่ (4-11)

$$C_{gd} = C_{GDO}W \tag{4-11}$$

โดยที่ C_{GDO} คือ ค่าตัวเก็บประจุซ้อนเหลื่อมเกต-เครนต่อหน่วยความยาว มีค่าเท่ากับ 7.16×10⁻¹⁰ F/_m แทนค่า ตัวเก็บประจุซ้อนเหลื่อมเกต-เครนต่อหน่วยความยาว ในสมการที่ (4-11) ดังนั้นสมการที่ค่าตัวเก็บประจุเกต-เครน มีค่าดังสมการที่ (4-12)

$$C_{gd} = \left(7.16 \times 10^{-10} \, F_{m}\right) W \qquad F \qquad (4-12)$$

ตัวเก็บประจุเครน-บัลก์ เป็นตัวเก็บประจุที่เกิดจากตัวเก็บประจุการแพร่ (Diffusion Capacitance) มีค่าเท่ากับผลรวมของตัวเก็บประจุจุดต่อด้านล่าง (Bottom Junction Capacitance), ตัว เก็บประจุจุดต่อด้านข้าง (Sidewall Junction Capacitance) และตัวเก็บประจุจุดต่อด้านข้างฝั่งเกต (Gate-Sidewall Junction Capacitance) เขียนได้ดังสมการที่ (4-13)

$$C_{db} = C_{bottom} + C_{sidewall} + C_{gate-sidewall}$$
(4-13)

แทนค่าสมการตัวเก็บประจุจุดต่อด้านล่าง (C_{bottom}), ตัวเก็บประจุจุดต่อด้านข้าง (C_{sidewall}) และตัวเก็บ ประจุจุดต่อด้านข้างฝั่งเกต (C_{gate-sidewall}) ดังแสดงในภาคผนวก (ก) ลงในสมการที่ (4-13) ดังนั้นก่าตัว เก็บประจุเครน-บัลก์มีความสัมพันธ์ดังสมการที่ (4-14)

$$C_{db} = C_{j}WY \left(1 + \frac{V_{db}}{\phi_{F}}\right)^{-m_{j}} + C_{jsw} \left(W + 2Y\right) \left(1 + \frac{V_{db}}{\phi_{F}}\right)^{-m_{jsw}} + C_{jswg}W \left(1 + \frac{V_{db}}{\phi_{F}}\right)^{-m_{jswg}}$$
(4-14)
ค่าตัวแปรต่างๆ ในสมการที่ (4-14) เป็นก่าคุณสมบัติกระบวนการผลิต ดังแสดงในภาคผนวก (ข) โดยมีก่าตามตารางที่ 4-1

สัญลักษณ์	ความหมายสัญลักษณ์	ค่าสัญลักษณ์	
C_i	ค่าเก็บประจุจุดต่อด้านถ่างต่อหน่วยพื้นที่	$9.725711 \times 10^{-4} F_{m^2}$	
U C	(Bottom junction capacitance per unit area)		
m_{j}	ค่าสัมประสิทธิ์คุณภาพตัวเก็บประ <mark>จุจุดต่อด้าน</mark> ล่าง	0 365507	
	(Bottom junction capacitance grading coefficient)	0.303307	
C_{jsw}	ค่าเก็บประจุจุดต่อค้านข้างต่อหน่วยกวามยาว	2 604808 $\times 10^{-10}$ F/	
	(Source/drain sidewall junction capacitance per unit length)	$2.004808 \times 10^{-7}m$	
m _{jsw}	ค่าสัมประสิทธิ์คุณภาพตัวเก็บประจุจุดต่อด้านข้าง	0.1	
	(Source/drain sidewall junction capacitance grading coefficient)	0.1	
C_{jswg}	ค่าเก็บประจุจุค <mark>ต่อค้านข้างฝั่งเกต</mark> ต่อหน่วยความยาว	2.2×10^{-10} F/	
	(Source/drain gate sidewall junction capacitance per unit length)	$3.3 \times 10^{-1}/m$	
m _{iswg}	ค่าสัมประสิทธิ์คุณ <mark>ภาพตัวเก็บประจุจุดต่อด้านข้างฝั่งเกต</mark>		
	(Source/drain gate sidewall junction capacitance grading	0.1	
	coefficient)		
$\phi_{_F}$	ค่าคงที่ Fermi Potential	0.78696	
Y	ค่าคงที่ความยาวของพื้นที่การแพร่ (Diffusion Length) สำหรับ	0.45	
	กระบวนการผลิต TSMC 0.18 ไมโกรเมตร	0.45 µm	

ตารางที่ 4-1 ตัวแปรตัวเก็บประจุการแพร่ของกระบวนการผลิต TSMC 0.18 ใมโครเมตร [11]

จากสมการที่ (4-14) ตัวเก็บประจุเครน-บัลก์มีค่าไม่คงที่ เปลี่ยนแปลงตามแรงคันเครน-บัลก์ (V_a) พิจารณารูปที่ 4-3(ง) แรงคันที่โนคเครนเท่ากับแรงคัน Out- และแรงคันที่โนคบัลก์เท่ากับ 0 เพราะ ทรานซิสเตอร์ชนิดเอ็นต่อกับกราวน์ คังนั้นเมื่อวงจรในรูปที่ 4-3(ง) เปลี่ยนค่าตรรกะ ค่าตัวเก็บ ประจุเครน-บัลก์ก็เปลี่ยนแปลงค้วยเช่นกัน การประมาณค่าตัวเก็บประจุเครน-บัลก์ใช้ค่าเฉลี่ย ระหว่างตัวเก็บประจุเครน-บัลก์เมื่อเปลี่ยนค่าตรรกะจาก 1 ไป 0 และตัวเก็บประจุเครน-บัลก์เมื่อ เปลี่ยนค่าตรรกะจาก 0 ไป 1 คำนวณได้ดังนี้

กรณีที่ตัวเก็บประจุเครน-บัลก์เปลี่ยนค่าตรรกะจาก 1 ไป 0

มีค่าแรงดัน Out- เริ่มต้นเท่ากับ แรงดันไฟเลี้ยง และแรงดันบัลก์เท่ากับ 0 ดังนั้น แรงดันเครน-บัลก์มีค่าเท่ากับ V_{ad} = 1.8 โวลต์ เขียนได้ดังสมการที่ (4-15)

$$V_{db,(1\to 0)} = V_{Out-} - V_b = 1.8 - 0 = 1.8$$
(4-15)

แทนค่าตัวแปรจากตารางที่ (4-1) และ สมการที่ (4-15) ลงในสมการที่ (4-14) เพื่อหาค่าตัว เก็บประจุเครน-บัลก์เมื่อเปลี่ยนตรรกะจาก 1 ไป 0 คังสมการที่ (4-16)

$$C_{db,(1\to0)} = (807.5170299 \times 10^{-12})W + 208.1299217 \times 10^{-18} F$$
(4-16)

กรณีที่ตัวเก็บประจุเครน-บัลก์เปลี่ยนค่าตรรกะจาก 0 ไป 1

มีค่าแรงดัน Out- เริ่มต้นเท่ากับ แรงดันไฟเลี้ยงลบด้วยช่วงแกว่งแรงดันออก (แรงดันตกกร่อมตัวต้านทาน) สมมติให้มีก่าเท่ากับ 0.4 โวลต์ และแรงดันบัลก์เท่ากับ 0 ดังนั้นแรงดันเดรน-บัลก์มีก่าเท่ากับ 1.4 โวลต์ ดังสมการที่ (4-17)

$$V_{db,(0\to1)} = V_{Out-} - V_b = (1.8 - 0.4) - 0 = 1.4$$
(4-17)

แทนค่าตัวแปรจากตารางที่ (4-1) และสมการที่ (4-17) ลงในสมการที่ (4-14) เพื่อหาค่าตัว เก็บประจุเครน-บัลก์เมื่อเปลี่ยนตรรกะ 0 ไป 1 คังสมการที่ (4-18)

$$C_{db,(0\to1)} = (834.3342092 \times 10^{-12})W + 211.6554269 \times 10^{-18} F$$
(4-18)

สมการที่ (4-16) และ สมการที่ (4-18) เป็นค่าตัวเก็บประจุเครน-บัลก์เมื่อมีการเปลี่ยนค่าตรรกะ นำ สมการที่ทั้งสองมาหาค่าเฉลี่ย ผลลัพธ์เป็นค่าตัวเก็บประจุเครน-บัลก์ มีค่าดังสมการที่ (4-19)

$$C_{db} = \frac{C_{db,(1\to0)} + C_{db,(1\to0)}}{2} = 8.209 \times 10^{-10} W + 2.099 \times 10^{-16} F$$
(4-19)

ตัวเก็บประจุภาระประกอบด้วยผลรวมระหว่างตัวเก็บประจุในวงจรถัดไป และตัวเก็บ ประจุสาย แต่ตัวเก็บประจุสายตัดทิ้งได้ตามที่กล่าวมาข้างต้นเพื่อง่ายต่อการกำนวณด้วยมือ ตัวเก็บ ประจุภาระ คือ ตัวเก็บประจุเกตของทรานซิสเตอร์ในวงจรถัดไป ดังนั้นตัวเก็บประจุภาระกำนวณ จากตัวเก็บประจุเกต แสดงดังสมการที่ (4-20)

$$C_{L} = (C_{GDO} + C_{GSO})W_{FO} + W_{FO}LC_{ox}$$
(4-20)

โดยที่ตัวเก็บประจุออกไซด์ (*C_a*) เป็นอัตราส่วนระหว่างสภาพยอมของชั้นออกไซด์ (*E_a*) และ ความหนาของชั้นเกต-ออกไซด์ (*t_a*) ซึ่งมีค่าขึ้นกับกระบวนการผลิตเท่ากับ 4×10⁻⁹ เมตร แสดงดัง สมการที่ (4-21)

$$C_{ox} = \frac{\varepsilon_{ox}}{t_{ox}} = \frac{3.97\varepsilon_0}{t_{ox}} = \frac{3.97 \times 8.85 \times 10^{-12} \, \text{F}/_m}{4 \times 10^{-9} \, \text{m}} = 8.783 \times 10^{-3} \, \text{F}/_m^2 \tag{4-21}$$

แทนก่าสมการที่ (4-21) ในสมการที่ (4-20) ตัวเก็บประจุภาระแสดงดังสมการที่ (4-22)

$$C_{L} = (3.013 \times 10^{-9}) W_{FO} \qquad F \qquad (4-22)$$

ทรานซิสเตอร์ M1 ทำงานที่สภาวะอิ่มตัว ตัวเก็บประจุเกต-เครนของทรานซิสเตอร์ M1 กำนวณได้จากสมการที่ (4-12) และ ตัวเก็บประจุเครน-บัลก์ของทรานซิสเตอร์ M1 กำนวณได้จาก สมการที่ (4-19), ทรานซิสเตอร์ M3 ไม่ทำงาน ตัวเก็บประจุเกต-เครนเกิดจากตัวเก็บประจุซ้อน เหลื่อมเกต-เครน เช่นเดียวกับทรานซิสเตอร์ M1 กำนวณได้จากสมการที่ (4-12), ตัวเก็บประจุเครน-บัลก์ กำนวณได้จากสมการที่ (4-19) และ ตัวเก็บประจุภาระกำนวณได้จากสมการที่ (4-22) ดังนั้น เมื่อแทนก่าตัวเก็บประจุที่กล่าวมาข้างต้น ในตัวเก็บประจุเนื่องจากทรานซิสเตอร์ของวงจร มัลติเพล็กซ์ขนาด 2:1 (*C_{MUX}*) ในสมการที่ (4-8) แสดงดังสมการที่ (4-23)

$$C_{MUX} = (7.16 \times 10^{-10}) W_1 + [(8.209 \times 10^{-10}) W_1 + (2.099 \times 10^{-16})] + (7.16 \times 10^{-10}) W_3 + [(8.209 \times 10^{-10}) W_3 + (2.099 \times 10^{-16})] + (3.013 \times 10^{-9}) W_{FO} F$$

$$(4-23)$$

การวาดผังวงจรต้องการให้ทรานซิสเตอร์มีขนาดเท่ากันเพื่อง่ายแก่การวาดผังวงจร และ การคำนวณ สมการที่ (4-23) เขียนใหม่ได้ดังสมการที่ (4-24)

$$C_{MUX} = 6.087 \times 10^{-9} W_1 + 4.198 \times 10^{-16} \qquad F \qquad (4-24)$$

แทนค่าตัวเก็บประจุเหล่านี้ในสมการที่ (4-6) ได้ค่าหน่วงเวลาการแพร่กระจายหลังจาก แทนค่าแล้วดังสมการที่ (4-25) โดยพจน์แรก คือ ค่าหน่วงเวลาแพร่กระจายเนื่องจากตัวต้านทาน และพจน์หลัง คือ ค่าหน่วงเวลาการแพร่กระจายเนื่องจากทรานซิสเตอร์ของวงจรมัลติเพล็กซ์ขนาด 2:1

$$t_{d} = 0.69 \underbrace{(9.813 \times 10^{-19})}_{\alpha_{R}} R^{2} + \left[0.69 \underbrace{(6.087 \times 10^{-9})}_{\alpha_{MUX}} RW_{1} + 0.69 \underbrace{(2.897 \times 10^{-16})}_{\beta_{MUX}} R \right]$$
(4-25)

สมการที่ (4-25) ค่าหน่วงเวลาเนื่องจากตัวต้านทานแทนค่าคงที่ด้วย α_R, ค่าหน่วงเวลาเนื่องจาก ทรานซิสเตอร์ของวงจรมัลติเพล็กซ์ แทนค่าคงที่ด้วย α_{MUX} และ β_{MUX} ซึ่งทั้งสองค่าขึ้นกับวงจรที่ ออกแบบ (ในที่นี้คือวงจรมัลติเพล็กซ์สัญญาณขนาด 2:1) เขียนได้ดังสมการที่ (4-26)

$$t_d = 0.69 \,\alpha_R R^2 + 0.69 \,\alpha_{MUX} R W_1 + 0.69 \,\beta_{MUX} R \tag{4-26}$$

วงจร MCML ทำงานโดยเปลี่ยนทิศทางกระแส ให้ไหลผ่านตัวด้านทานเพียงด้านใดด้าน หนึ่งเท่านั้น ทำให้ตัวด้านทานนั้นมีแรงดันตกคร่อมเท่ากับช่วงแกว่งแรงดันออก (ΔV) มีค่าเท่ากับ I_{ss}R ดังนั้นเมื่อแทนก่าตัวด้านทานด้วยแรงดันตกกร่อมและกระแสไบแอสในสมการที่ (4-26) ก่า หน่วงเวลาการแพร่กระจาย เขียนได้ดังสมการที่ (4-27)

$$t_{d} = \underbrace{0.69 \,\alpha_{MUX} \left(\frac{\Delta V}{I_{SS}}\right) W_{1}}_{t_{dX}} + \underbrace{0.69 \,\alpha_{R} \left(\frac{\Delta V}{I_{SS}}\right)^{2} + 0.69 \,\beta_{MUX} \left(\frac{\Delta V}{I_{SS}}\right)}_{t_{dY}}$$
(4-27)

จากสมการที่ (4-27) การออกแบบในวิทยานิพนธ์นี้ช่วงแกว่งแรงดันออกมีค่าคงที่ และให้ อัตราส่วนกระแสไบแอสต่อความกว้างทรานซิสเตอร์มีค่าคงที่ เมื่อลดกระแสไบแอสพบว่าค่าหน่วง เวลาการแพร่กระจายเพิ่มขึ้นในลักษณะไม่เชิงเส้น เพราะผลจากค่าหน่วงเวลาการแพร่กระจาย X (t_{av}) แต่ในทางกลับกันเมื่อเพิ่มกระแสไบแอสพบว่าค่าหน่วงเวลาการแพร่กระจายลดลงเรื่อยๆ อย่าง มีนัยสำคัญ และเมื่อลดต่อไปเรื่อยๆ พบว่าค่าหน่วงเวลาการแพร่กระจายแทบไม่เปลี่ยนแปลงมีค่า เกือบคงที่เท่ากับค่าหน่วงเวลาการแพร่กระจาย Y (t_{av}) ดังรูปที่ 4-6





ดังนั้นการออกแบบวงจรมัลติเพล็กซ์แบ่งช่วงการคำนวณออกเป็น 2 ช่วง คือ ค่าหน่วงเวลา การแพร่กระจาย X และค่าหน่วงเวลาการแพร่กระจาย Y ซึ่งวงจรมัลติเพล็กซ์ทำงานที่ความถี่ 10 กิ กะบิตต่อวินาที คือ มีสัญญาณนาฬิกาความถี่ 5 กิกะเฮิรตซ์ ดังนั้นคาบเวลาการทำงาน (*T_{operate}*) เท่ากับ 200 พิโกวินาที แต่วงจรมัลติเพล็กซ์ทำงานในแต่ละครึ่งคาบเวลาการทำงาน ดังนั้นค่าหน่วง เวลาการแพร่กระจายที่ทำให้วงจรทำงานถูกต้องตามทฤษฏีมีค่าเท่ากับ 100 พิโกวินาที แต่ในทาง ปฏิบัติสัญญาณที่ได้มีช่วงเวลาขาขึ้นและเวลาขาลงด้วย ดังนั้นค่าหน่วงเวลาการแพร่กระจายรวมที่ ต้องการจะน้อยกว่า 100 พิโกวินาที ถึงประมาณ 30 พิโกวินาที สำหรับการคำนวณต้องเผื่อให้ค่า หน่วงเวลาการแพร่กระจาย Y ประมาณ 12.5 เปอร์เซ็นต์ของคาบเวลาการทำงานเท่ากับ 25 พิโก วินาที [15] ทั้งนี้เพราะการวาดผังวงจรจะมีตัวเก็บประจุปรสิตและความไม่เป็นอุคมคติ (Non-Ideality) ของทรานซิสเตอร์ จึงต้องเผื่อค่าการคำนวณไว้ ดังสมการที่ (4-28) และค่าหน่วงเวลาการ แพร่กระจาย X มีผลน้อย มีค่าประมาณ 0.5 เปอร์เซ็นต์ของคาบเวลาทำงานเท่ากับ 2 พิโกวินาที ทำ ให้ค่าหน่วงเวลาการแพร่กระจายมีค่าเกือบคงที่ (Nearly constant) แสดงดังสมการที่ (4-29)

$$t_{dY} \le \frac{T_{Operate}}{8} \tag{4-28}$$

$$t_{dX} \le \frac{T_{Operate}}{200} \tag{4-29}$$

คำนวณหาช่วงอัตราส่วนกระแสไบแอสต่อความกว้างทรานซิสเตอร์ ที่สามารถเลือกมา ออกแบบได้ โดยแทนค่าหน่วงเวลาการแพร่กระจาย Y จากสมการที่ (4-27) ลงในสมการที่ (4-28) ได้ดังสมการที่ (4-30)

$$0.69 \,\alpha_{MUX} \Delta V \left(\frac{W_1}{I_{SS}}\right) \le \frac{T_{Operate}}{8} \tag{4-30}$$

ย้ายข้างสมการที่ ผลลัพธ์คือช่วงอัตราส่วนกระแสไบแอสต่อความกว้างทรานซิสเตอร์ ที่ทำให้วงจร สามารถทำงานในช่วงเวลาหน่วงแพร่กระจายที่กำหนดให้ได้ แสดงดังสมการที่ (4-31)

$$\left(\frac{I_{SS}}{W_1}\right) \ge \frac{5.52\,\alpha_{MUX}\,\Delta V}{T_{Operate}} \tag{4-31}$$

จากสมการที่ (4-31) อัตราส่วนกระแสไบแอสต่อความกว้างทรานซิสเตอร์ยิ่งมากก็จะยิ่ง ทำงานได้เร็ว ดังนั้นถ้าถึงระยะอนันต์ก็ยิ่งทำงานเร็ว ค่าหน่วงเวลาการแพร่กระจายเข้าใกล้สูนย์ แต่ อัตราส่วนที่มากนั้นหมายถึงกระแสไบแอสต้องมีค่ามากทำให้เกิดกำลังสูญเสียที่ไม่จำเป็น ดังนั้น ขอบเขตบนของอัตราส่วนกระแสไบแอสต่อความกว้างทรานซิสเตอร์ ถูกกำหนดโดยช่วงแกว่ง แรงดัน



รูปที่ 4-7 กระแสเครนของชุคทรานซิสเตอร์ที่ทำงานในโหมคผลต่างกับช่วงแกว่งแรงคันเข้า [18]

วงจร MCML เป็นวงจรที่ทำงานกับสัญญาณผลต่าง การออกแบบช่วงแกว่งแรงคันเข้าต้อง มากกว่าหรือเท่ากับช่วงแกว่งแรงคันเข้าต่ำสุดวงจร ทำให้ชุดทรานซิสเตอร์ที่ทำงานในโหมดผลต่าง สามารถเปลี่ยนทิศทางกระแสไบแอสได้อย่างสมบูรณ์ คังรูปที่ 4-6 และวงจรที่ทำงานที่ความถี่สูงมี ช่วงแกว่งแรงคันไม่เกินแรงคันขีดเริ่มเปลี่ยน (Threshold Voltage) และยังทำงานในสภาวะอิ่มตัวได้ เขียนได้คังสมการที่ (4-32)

$$\Delta V_{in,\min} \le \Delta V_{in} \le V_{TH} \tag{4-32}$$

ช่วงแกว่งแรงคันเข้าค่ำสุดที่ทำให้วงจรสามารถเปลี่ยนทิศทางกระแสไบแอส ให้ผ่านทรานซิสเตอร์ M1 เท่ากับ I_{ss} และทรานซิสเตอร์ M2 เท่ากับ 0 (รวมทั้งทรานซิสเตอร์ M5 เท่ากับ I_{ss} และ ทรานซิสเตอร์ M6 เท่ากับ 0 เพราะออกแบบให้มีขนาดเท่ากัน) ในวงจรรูปที่ 4-3(ก) ได้อย่าง สมบูรณ์เขียนได้ดังสมการที่ (4-33) [17]

$$\Delta V_{in,\min} = \sqrt{\frac{2I_{SS}}{\mu_n C_{ox} \left(\frac{W_1}{L}\right)}}$$
(4-33)

สำหรับวิทยานิพนธ์นี้ออกแบบให้ช่วงแกว่งแรงคันเข้าเท่ากับช่วงแกว่งแรงคันออก การคำนวณหา ขอบเขตบนอัตราส่วนกระแสไบแอสต่อความกว้างทรานซิสเตอร์ คำนวณจากสมการที่ (4-32) และ สมการที่ (4-33) คือช่วงแกว่งแรงคันต้องมากกว่าก่าต่ำสุด แสดงคังสมการที่ (4-34)

$$\Delta V \ge \sqrt{\frac{2I_{SS}}{\mu_n C_{ox}\left(\frac{W_1}{L}\right)}}$$
(4-34)

ยกกำลังสองทั้งสองข้าง

$$\left(\Delta V\right)^{2} \geq \frac{2I_{SS}}{\mu_{n}C_{ox}\left(\frac{W_{1}}{L}\right)}$$
(4-35)

จัดกลุ่มอัตราส่วนกระแสไบแอสต่อความกว้างทรานซิสเตอร์และย้ายข้างสมการ ผลลัพธ์ที่ได้คือ ช่วงอัตราส่วนกระแสไบแอสต่อความกว้างทรานซิสเตอร์ ที่ทำให้วงจร MCML สามารถเปลี่ยน ทิศทางกระแสไบแอสให้ไหลผ่าน ชุดทรานซิสเตอร์ที่ทำงานในโหมดผลต่างเพียงค้านเดียวได้อย่าง สมบูรณ์ แสดงดังสมการที่ (4-36)

$$\left(\frac{I_{SS}}{W_1}\right) \le \frac{\mu_n C_{ox} (\Delta V)^2}{2L} \tag{4-36}$$

ดังนั้นนำสมการที่ (4-31), สมการที่ (4-32) และ สมการที่ (4-36) มาเขียนกราฟระหว่างอัตราส่วน กระแส ใบแอสต่อความกว้างทรานซิสเตอร์ และ ช่วงแกว่งแรงดัน ได้บริเวณพื้นที่ที่สามารถเลือก ออกแบบได้ (Available Region) ให้ผลลัพธ์คือวงจรสามารถทำงานที่ความถี่ที่ต้องการได้และ สามารถเปลี่ยนทิศทางกระแสได้อย่างสมบูรณ์ ดังรูปที่ 4-8 โดยที่ช่วงแกว่งแรงดันต่ำสุด (ΔV_{min}) เป็นจุดตัดระหว่างสมการที่ (4-31) และ สมการที่ (4-36) มีค่าประมาณ 0.25 โวลต์ และมีแรงดันขีด เริ่มเปลี่ยน (V_{TH}) ของทรานซิสเตอร์ชนิดเอ็นประมาณ 0.51 โวลต์



รูปที่ 4-8 ขอบเขตบริเวณการออกแบบ

รูปที่ 4-8 แสดงพื้นที่ที่สามารถเลือกอัตราส่วนกระแสไบแอสต่อความกว้างทรานซิสเตอร์ ที่ทำให้วงจรสามารถทำงานที่ความถี่ที่ต้องการ และสามารถเปลี่ยนทิศทางกระแสให้ไหลผ่านชุด ทรานซิสเตอร์ที่ทำงานในโหมดผลต่างเพียงด้านเดียวได้ การเลือกช่วงแกว่งแรงดันในวิทยานิพนธ์ นี้ต้องสอดคล้องกับสมการที่ (4-32) และ (4-33) ดังนั้นเลือกช่วงแกว่งแรงดันเท่ากับ 0.4 โวลต์

แทนค่าช่วงแกว่งแรงดันเท่ากับ 0.4 โวลต์ และตัวแปรต่างๆ ลงในสมการที่ (4-31) และ สมการที่ (4-36) โดยที่ $\mu_n C_{ox}/2 = 171.4 \times 10^{-6} \frac{4}{V^2}$ เป็นค่าคงที่กระบวนการผลิต แสดงใน ภาคผนวก (ข) ผลลัพธ์คือช่วงอัตราส่วนกระแสไบแอสต่อความกว้างทรานซิสเตอร์ ที่สามารถทำ ให้วงจรมัลติเพล็กซ์สัญญาณขนาด 2:1 ทำงานที่ความความถี่ 10 กิกะบิตต่อวินาที และเปลี่ยน ทิศทางกระแสให้ไหลผ่านชุดทรานซิสเตอร์ที่ทำงานในโหมดผลต่างเพียงด้านเดียว โดยมีช่วงแกว่ง แรงดันสัญญาณเข้าและออกเท่ากับ 0.4 โวลต์ เขียนได้ดังสมการที่ (4-37)

$$67.20 \le \left(\frac{I_{SS}}{W_1}\right)_{MUX} \le 152.36$$
 (4-37)

เนื่องจากความไม่เป็นอุดมคติของกระบวนการผลิต การเลือกค่าอัตราส่วนความกว้างทรานซิสเตอร์ ต่อกระแสไบแอสจากสมการที่ (4-39) ด้องมีการเผื่อค่าโดยเลือกจากค่ากึ่งกลางของช่วงอัตราส่วน ซึ่งค่ากึ่งกลางเป็นค่าเฉลี่ยระหว่าง 152.76 และ 67.20 มีค่าเท่ากับ 109.78 แสดงดังรูปที่ 4-9



รูปที่ 4-9 ช่วงการออกแบบเมื่อช่วงแกว่งแรงคันเท่ากับ 0.4 โวลต์

จากสมการที่ (4-27) และ (4-29) ค่าหน่วงเวลาการแพร่กระจาย X ต้องน้อยกว่าคาบเวลา การทำงาน 1 ใน 200 แสดงดังสมการที่ (4-38)

$$0.69 \,\alpha_R \left(\frac{\Delta V}{I_{SS}}\right)^2 + 0.69 \,\beta_{MUX} \left(\frac{\Delta V}{I_{SS}}\right) \le \frac{T_{Operate}}{200} \tag{4-38}$$

แทนค่าตัวแปรต่างๆ จากสมการที่ (4-25) ลงในสมการที่ (4-38) และหารากอสมการกำลังสองได้ ช่วงผลลัพธ์ช่วงแกว่งแรงคันต่อกระแสไบแอส (ค่าตัวต้านทาน) แสดงดังสมการที่ (4-39)

$$-1872.60 \leq \left(\frac{\Delta V}{I_{ss}}\right) \leq 1577.37 \tag{4-39}$$

ค่าตัวด้านทานที่เลือกได้ต้องเป็นก่าตัวด้านทานที่มากกว่าศูนย์ และทำให้ก่าหน่วงเวลาแพร่กระจาย X มีค่าไม่เกิน 1 ใน 200 ของคาบเวลาการทำงาน ก่าตัวด้านทานต้องมีค่าน้อยกว่าหรือเท่ากับ 1577.37 โอห์ม แต่เนื่องจากกวามไม่เป็นอุดมกติของกระบวนการผลิต จึงเผื่อก่าตัวด้านทานให้น้อย กว่าก่าสูงสุด ประมาณ 35 เปอร์เซ็นต์ ดังนั้นก่าตัวด้านทานที่เลือกในวิทยานิพนธ์นี้มีก่าประมาณ 1000 โอห์ม

กระแส ใบแอสที่ใหลผ่านตัวต้านทานแล้ว แรงคันตกคร่อมตัวต้านทานเท่ากับช่วงแกว่ง แรงคันเท่ากับ 0.4 โวลต์ กระแส ใบแอสนั้นมีค่าเท่ากับ 0.4 มิลลิแอมป์ ดังสมการที่ (4-40)

$$I_{SS} = \frac{\Delta V}{R} = \frac{0.4}{1000} = 4 \times 10^{-4} \quad A \tag{4-40}$$

จากอัตราส่วนกระแสไบแอสต่อความกว้างทรานซิสเตอร์ที่เลือกในช่วงสมการที่ (4-37) มี ค่าเท่ากับ 109.78 และกระแสไบแอสจากสมการที่ (4-40) มีค่าเท่ากับ 0.4 มิลลิแอมป์ ดังนั้นสามารถ คำนวณขนาดความกว้างของทรานซิสเตอร์ ได้ดังสมการที่ (4-41)

$$\left(\frac{0.4 \times 10^{-3}}{W}\right) = 109.78\tag{4-41}$$

ย้ายข้างสมการที่ ผลลัพธ์ที่ได้คือขนาดความกว้างทรานซิสเตอร์มีก่าเท่ากับ

$$W = \left(\frac{0.4 \times 10^{-3}}{109.78}\right) = 3.64 \times 10^{-6} \ m \tag{4-42}$$

สรุปคุณสมบัติขนาดทรานซิสเตอร์, ตัวต้านทาน และกระแสไบแอสของวงจรมัลติเพล็กซ์สัญญาณ ขนาด 2:1 ได้ดังตารางที่ 4-2

MUX	Design Parameter
M1	3.64 µm / 0.18 µm
M2	3.64 µm / 0.18 µm
M3	3.64 μm / 0.18 μm
M4	3.64 μm / 0.18 μm
M5	3.64 µm / 0.18 µm
M6	3.64 µm / 0.18 µm
R	1000 Ω
I _{ss}	0.4 mA

ตารางที่ 4-2 คุณสมบัติวงจรมัลติเพล็กซ์สัญญาณขนาด 2:1

4.2. การคำนวณและออกแบบวงจรแลตช์

การคำนวณและออ<mark>กแบบวงจรแลตช์ใช้ ห</mark>ลักการแล<mark>ะ</mark>วิธีคล้ายกับการออกแบบวงจร มัลติเพล็กซ์สัญญาณขนาด 2:1 ในข้อ 4.1

ค่าตัวเก็บประจุเนื่องจากทรานซิสเตอร์ของวงจรแลตช์ รูปที่ 4-10(ก) ทำได้โดยแยกคิด วงจรสมมูลเพียงครึ่งเดียว โดยสมมติให้สัญญาณนาฬิกามีค่าทางตรรกะเท่ากับ 1 (CK+ มีค่าตรรกะ เท่ากับ 1, CK- มีค่าตรรกะเท่ากับ 0) ทรานซิสเตอร์ M5 ทำงาน แต่ทรานซิสเตอร์ M6 ไม่ทำงาน และสมมติให้สัญญาณข้อมูล V1 มีค่าตรรกะเท่ากับ 1 ทำให้ทรานซิสเตอร์ M1 ทำงาน แต่ ทรานซิสเตอร์ M2 ไม่ทำงาน กระแสไบแอสไหลผ่านตัวด้านทานด้านซ้ายและทรานซิสเตอร์ M1 เท่านั้น ถ้ากำหนดให้สัญญาณข้อมูล V1 เปลี่ยนแปลงหลังสัญญาณนาฬิกา CK โนด Out- เชื่อมต่อ กับตัวด้านทาน, ขาเครนของทรานซิสเตอร์ M1, M3, ขาเกตของทรานซิสเตอร์ M4 และตัวเก็บประจุ ภาระ นำมาเขียนครึ่งวงจรแลตช์ ได้ดังรูปที่ 4-10(ข)



รูปที่ 4-10 แผนภาพเค้าร่าง (ก) วงจรแลตช์ (ข) ครึ่งวงจรแลตช์ในสภาวะรับรู้

นำวงจรสมมูลครึ่งวงจรแลตช์ รูปที่ 4-10(ข) มาขียนวงจรสมมูลของครึ่งวงจรแลตช์ได้ดังรูปที่ 4-11 เพื่อหาค่าตัวเก็บประจุรวม



รูปที่ 4-11 วงจรสมมูลของครึ่งวงจรแลตช์

จากรูปที่ 4-11 ตัวเก็บประจุรวมเท่ากับ ผลรวมตัวเก็บประจุเนื่องจากตัวต้านทานและตัวเก็บประจุ เนื่องจากทรานซิสเตอร์ของวงจรแลตช์ (C_{LATCH}) เขียนได้ ดังสมการที่ (4-43)

$$C = C_R + \underbrace{C_{gd,1} + C_{db,1} + C_{gd,3} + C_{db,3} + C_{gd,4} + C_{gs,4} + C_L}_{C_{LATCH}}$$
(4-43)

ทรานซิสเตอร์ M1 ทำงานในสภาวะอิ่มตัว ตัวเก็บประจุเกต-เครนของทรานซิสเตอร์ M1 กำนวณได้จากสมการที่ (4-12) และตัวเก็บประจุเครน-บัลก์ของทรานซิสเตอร์ M1 คำนวณได้จาก สมการที่ (4-19), ทรานซิสเตอร์ M3 ทำงานไม่ทำงานค่าตัวเก็บประจุเกต-เครนองทรานซิสเตอร์ M3 กำนวณได้จากสมการที่ (4-12) และตัวเก็บประจุเครน-บัลก์ของทรานซิสเตอร์ M3 คำนวณได้จาก สมการที่ (4-19), ทรานซิสเตอร์ M4 ไม่ทำงาน โนค Out- ต่อที่ขาเกตของทรานซิสเตอร์ M4 คังนั้น ตัวเก็บประจุรวมของทรานซิสเตอร์ M4 คำนวณใด้จากสมการตัวเก็บประจุภาระ ดังสมการที่ (4-22) แทนค่าตัวเก็บประจุเหล่านี้ใน ตัวเก็บประจุเนื่องจากทรานซิสเตอร์ของวงจรแลตช์ ในสมการที่ (4-43) การวาดผังวงจรต้องการให้ทรานซิสเตอร์มีขนาดเท่ากันเพื่อง่ายแก่การวาดผังวงจร ดังนั้นตัว เก็บประจุเนื่องจากทรานซิสเตอร์ของวงจรแลตช์ แสดงดังสมการที่ (4-44)

$$C_{LATCH} = (9.1 \times 10^{-9}) W_1 + (4.198 \times 10^{-16}) \qquad F \tag{4-44}$$

ตัวเก็บประจุเนื่องจากตัวด้านทานจากสมการที่ (4-10) และตัวเก็บประจุเนื่องจากทรานซิสเตอร์ของ วงจรแลตช์จากสมการที่ (4-44) คำนวณค่าหน่วงเวลาการแพร่กระจายของวงจรแลตช์ได้ดังสมการที่ (4-45)

$$t_{d} = 0.69 \underbrace{(9.813 \times 10^{-19})}_{\alpha_{R}} R^{2} + \left[0.69 \underbrace{(9.1 \times 10^{-9})}_{\alpha_{LATCH}} RW_{1} + 0.69 \underbrace{(4.198 \times 10^{-16})}_{\beta_{LATCH}} R \right]$$
(4-45)

การออกแบบอัตราส่วนกระแสไบแอสต่อความกว้างทรานซิสเตอร์ ที่ทำงานมีคาบเวลาการ ทำงานเท่ากับ 200 พิโกวินาทีและเปลี่ยนทิศทางกระแสได้อย่างสมบูรณ์ เมื่อช่วงแกว่งสัญญาณ เท่ากับ 0.4 โวลต์ คำนวณช่วงอัตราส่วนกระแสไบแอสต่อความกว้างทรานซิสเตอร์ โดยแทน ก่า*ฉ_{LATCH}* จากสมการที่ (4-45) ในสมการที่ (4-31) และสมการที่ (4-36) ช่วงอัตราส่วน กระแสไบแอสต่อความกว้างทรานซิสเตอร์แสดงดังสมการที่ (4-46)

$$100.46 \le \left(\frac{I_{SS}}{W_1}\right) \le 152.36$$
 (4-46)

แต่เนื่องจากกวามไม่อุดมคติของกระบวนการผลิต การเลือกก่าอัตราส่วนกระแสไบแอสต่อกวาม กว้างทรานซิสเตอร์ต้องเผื่อก่าไว้ สำหรับวงจรแลตช์เพื่อการง่ายในการวาดผังวงจรเลือกอัตราส่วน กระแสไบแอสต่อกวามกว้างทรานซิสเตอร์ของวงจรแลตช์ ให้เท่ากับอัตราส่วนกระแสไบแอสต่อ กวามกว้างทรานซิสเตอร์ของวงจรมัลติเพล็กซ์มีก่าเท่ากับ 109.78 ซึ่งก่านี้ยังอยู่ในช่วงอัตราส่วนใน สมการที่ (4-46)

สำหรับอัตราส่วนช่วงแกว่งแรงคันต่อกระแสไบแอส (ค่าตัวต้ำนทาน) คำนวณโดยแทน ค่าตัวแปร α_R และ β_{LATCH} จากสมการที่ (4-45) ในสมการที่ (4-38) และหารากอสมการกำลังสอง ได้ช่วงผลลัพธ์ช่วงแกว่งแรงคันต่อกระแสไบแอส แสดงคังสมการที่ (4-47)

$$-1945.82 \leq \left(\frac{\Delta V}{I_{ss}}\right) \leq 1518.02 \tag{4-47}$$

ก่าตัวด้านทานที่เลือกได้ต้องเป็นก่าตัวด้านทานที่มากกว่าศูนย์ และก่าตัวด้านทานต้องมีก่าน้อยกว่า หรือเท่ากับ 1518.02 โอห์ม แต่เนื่องจากความไม่เป็นอุดมคติของกระบวนการผลิต จึงเผื่อก่าตัว ด้านทานให้น้อยกว่าก่าสูงสุด ประมาณ 35 เปอร์เซ็นต์ ดังนั้นก่าตัวด้านทานที่เลือกในวิทยานิพนธ์นี้ มีก่าประมาณ 1000 โอห์ม กำหนดให้เท่ากับตัวด้านทานในวงจรมัลติเพล็กซ์ เพื่อง่ายแก่การวาดผัง วงจร

การออกแบบวงจรแลตช์ข้างต้นมีคุณสมบัติเดียวกับวงจรมัลติเพล็กซ์มัลติเพล็กซ์สัญญาณ ขนาด 2:1 ดังนั้นความกว้างทรานซิสเตอร์, ค่าตัวต้านทานและกระแสไบแอส จึงมีค่าเท่ากันเช่นกัน แสดงคุณสมบัติต่างๆ ดังตารางที่ 4-2

จากการคำนวณและออกแบบวงจรมัลติเพล็กซ์ขนาด 2:1 และวงจรแลตช์ ที่กล่าวมาข้างค้น สามารถนำวงจรทั้งสองมาประกอบเป็นวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 2:1 แบบ ปรับปรุง ดังรูปที่ 4-1 และวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:2 ดังรูปที่ 4-2 ได้ แต่การ ออกแบบวงจรอันดับสูงขึ้นไป เช่นวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 4:1 แบบปรับปรุง และวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4 จำเป็นต้องมีวงจรหารความถี่สัญญาณนาฬิกา ทำหน้าที่ลดความถี่ลงครึ่งหนึ่ง และวงจรบัฟเฟอร์เพื่อขับตัวเก็บประจุภาระในวงจรอันดับสูง จึงจะ ทำงานได้ถูกต้องซึ่งการออกแบบกล่าวในหัวข้อถัดไป

4.3. การคำนวณและออกแบบวงจรหารความถี่สัญญาณนาฬิกา

วงจรหารความถี่ประกอบด้วย วงจรแลตช์สองชุดต่อป้อนกลับแบบลบแสดงดังรูปที่ 4-12 วงจรนี้มีการทำงานเหมือนทีฟลิปฟล็อป (T-Flip Flop) ลดสัญญาณนาฬิกาลงครึ่งหนึ่ง โดยที่ สัญญาณนาฬิกา CK ความถี่ 5 กิกะเฮิรตซ์เป็นสัญญาณเข้า เมื่อผ่านวงจรหารความถี่สัญญาณนาฬิกา แล้ว สัญญาณออก CK/2 มีความถี่ลดลงครึ่งหนึ่งเท่ากับ 2.5 กิกะเฮิรตซ์



รูปที่ 4-12 แผนภาพบล็อกวงจรหารความถี่สัญญาณนาฬิกา

วงจรหารความถี่สัญญาณนาฬิกาทำงานที่ความถี่ 5 กิกะเฮิรตซ์ เช่นเดียวกันกับวงจรแลตช์ ในหัวข้อ 4.2 การออกแบบวงจรหารความถี่จึงเหมือนกับวงจรแลตช์ข้างต้น แต่วงจรหารความถี่ที่ ออกแบบนี้ยังไม่สามารถใช้ขับวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 4:1 ดังรูปที่ 3-15 และ วงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4 ดังรูปที่ 3-16 เพราะไม่สามารถขับตัวเก็บประจุ ภาระของวงจรได้ ดังนั้นเพื่อให้วงจรหารความถี่สามารถขับตัวภาระที่มีค่ามากกว่าตัวมันเองได้ ต้อง เพิ่มวงจรที่สามารถขับตัวเก็บประจุภาระนั้นได้ ซึ่งคือวงจรบัฟเฟอร์

4.4. การคำนวณและออกแบบวงจรบัฟเฟอร์

วงจรบัฟเฟอร์ทำหน้าที่ลด, ขยายสัญญาณ หรือปรับสัญญาณให้สามารถขับตัวเก็บประจุ ภาระที่สูงขึ้นได้ แสดงดังรูปที่ 4-13(ก) การคำนวณก่าหน่วงเวลาใช้หลักการเดียวกับที่กล่าวมา ข้างต้นดังนั้นกรึ่งวงจรบัฟเฟอร์ชน<mark>ิด MCML</mark> แสดงดังรูปที่ 4-13(ข)



รูปที่ 4-13 วงจรบัฟเฟอร์ชนิด MCML (ก) แผนภาพเค้าร่าง (ข) ครึ่งวงจรบัฟเฟอร์

จากรูปที่ 4-13(ข) สามารถเขียนวงจรสมมูลของครึ่งวงจรบัฟเฟอร์ชนิค MCMLแสดงคังรูปที่ 4-14



รูปที่ 4-14 วงจรสมมูลครึ่งวงจรบัฟเฟอร์ชนิค MCML

จากรูปที่ 4-14 ตัวเก็บประจุรวมเท่ากับผลรวมของตัวเก็บประจุเนื่องจากตัวต้านทาน และ ตัวเก็บประจุเนื่องจากทรานซิสเตอร์ของวงจรบัฟเฟอร์ชนิด MCML (*C_{Buff}*) ดังสมการที่ (4-48)

$$C = C_{R} + \underbrace{C_{gd,1} + C_{db,1} + C_{L}}_{C_{Buff}}$$
(4-48)

ทรานซิสเตอร์ M1 ทำงานในสภาวะอิ่มตัว ตัวเก็บประจุเกต-เครนของทรานซิสเตอร์ M1 คำนวนได้ จากสมการที่ (4-12), ตัวเก็บประจุเครน-บัลก์ของทรานซิสเตอร์ M1 คำนวนได้จากสมการที่ (4-19) และตัวเก็บประจุภาระจากสมการที่ (4-22) แทนค่าตัวเก็บประจุเหล่านี้ในตัวเก็บประจุเนื่องจาก ทรานซิสเตอร์ของวงจรบัฟเฟอร์ ในสมการที่ (4-48) ได้ดังสมการที่ (4-49) ซึ่งประกอบด้วยตัวเก็บ ประจุเนื่องจากทรานซิสเตอร์ของตัวเอง (*C*₁,) และตัวเก็บประจุภาระ (*C*₁)

$$C_{Buff} = \underbrace{\left(1.5369 \times 10^{-9}\right)W_1 + \left(2.099 \times 10^{-16}\right)}_{C_{Tr}} + \underbrace{\left(3.013 \times 10^{-9}\right)W_{FO}}_{C_L}$$
(4-49)

การใช้วงจรบัฟเฟอร์ชนิด MCML เพียงแค่ชุดเดียวเพื่อขับตัวเก็บประจุภาระมากๆ ไม่ สามารถทำได้ ต้องเพิ่มจำนวนวงจรบัฟเฟอร์เป็นสายโซ่วงจรบัฟเฟอร์ โดยวงจรบัฟเฟอร์ชนิด MCML แต่ละลำดับจะต้องสามารถขับตัวเก็บประจุภาระที่ใหญ่กว่าตัวเก็บประจุขาเข้าของตัวเอง เป็นจำนวน F เท่า (Fanout Factor) และมีความยาวของสายโซ่ถึงขั้นที่ N แสดงดังรูปที่ 4-15



รูปที่ 4-15 สายโซ่วงจรบัฟเฟอร์ (Chain Buffer) ตั้งแต่ถำคับที่ 1 ถึงถำคับที่ N

จากรูปที่ 4-15 วงจรบัฟเฟอร์ชนิค MCML มีจำนวนขั้นเท่ากับ N และตัวเก็บประจุภาระมี ขนาคเป็น F^N เท่าของตัวเก็บประจุเข้า ดังสมการที่ (4-50) [10]

$$F^N C_{in} = C_L \tag{4-50}$$

ย้ายข้างตัวเก็บประจุขาเข้าและแอนติลอการิทึมทั้งสองข้างของสมการ

$$\ln\left(F^{N}\right) = \ln\left(C_{L} / C_{in}\right) \tag{4-51}$$

เพราะฉะนั้นจำนวนขั้นวงจรบัฟเฟอร์ชนิค MCML และ Fanout Factor

$$N = \frac{\ln(C_L / C_{in})}{\ln F}$$
(4-52)

้ ค่าหน่วงเวลารวมของสายโซ่วงจรบัฟเฟอร์ชนิด MCML คำนวณ ใค้จากสมการที่ (4-53) [10]

$$total_delay = \sum_{j=1}^{N} \tau_{Buff} \left(\frac{C_j}{C_{j-1}} + \gamma_{Buff} \right)$$
(4-53)

โดยที่ au_{Buff} คือค่าคงที่เวลาภายใน (Intrinsic Time Constant) และ γ_{Buff} คืออัตราส่วนตัวเก็บประจุ เนื่องจากทรานซิสเตอร์ของตัวเองต่อตัวเก็บประจุเข้า แสดงดังสมการที่ (4-54)

$$\gamma_{Buff} = \frac{C_{Tr}}{C_{in}} \tag{4-54}$$

ตัวเก็บประจุขาเข้า (C_{in}) คำนวณจากสมการที่ (4-22) โดยกำหนดให้เป็นตัวเก็บประจุที่เกิด จากทรานซิสเตอร์มีความกว้างทรานซิสเตอร์เท่ากับ 3.6 ใมโครเมตรเช่นเดียวกับวงจรหารความถี่ สัญญาณนาฬิกา ดังนั้นตัวเก็บประจุขาเข้ามีค่าดังสมการที่ (4-55)

$$C_{in} = 10.85 \times 10^{-15} F \tag{4-55}$$

ตัวเก็บประจุภาระของวงจรมัลติเพล็กซ์สัญญาณกวามถี่สูงขนาด 4:1 (*C_{L_Mux4:1}*) ดังรูปที่ 3-15 วงจรหารกวามถี่ต้องขับวงจรแลตช์จำนวน 6 ชุด และวงจรมัลติเพล็กซ์ขนาด 2:1 จำนวน 2 ชุด ซึ่งทั้งสองวงจรมีขนาดทรานซิสเตอร์เท่ากับ 3.6 ไมโกรเมตร ดังนั้นตัวเก็บประจุภาระรวมของ 8 ชุดวงจร กำนวณโดยแทนก่าเข้าในสมการที่ (4-22) มีก่าดังสมการที่ (4-56)

$$C_{L_{Mux4:1}} = 86.78 \times 10^{-15} F \tag{4-56}$$

ตัวเก็บประจุภาระวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4 (C_{L_Demux1:4}) ดังรูปที่ 3-16 วงจรหารความถี่ต้องขับวงจรแลตช์จำนวน 10 ชุด ดังนั้นตัวเก็บประจุภาระมีก่าดังสมการที่ (4-57)

$$C_{L_Demux_{1:4}} = 10 \times (3.013 \times 10^{-9}) (3.6 \times 10^{-6}) = 108.49 \times 10^{-15} F$$
(4-57)

จากสมการที่ (4-56) และสมการที่ (4-57) ตัวเก็บประจุภาระของวงจรมัลติเพล็กซ์สัญญาณความถี่สูง แบบปรับปรุงขนาด 1:4 มีค่าน้อยกว่าตัวเก็บประจุภาระของวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูง ขนาด 1:4 การออกแบบวงจรบัฟเฟอร์ชนิด MCML ต้องเผื่อค่าตัวเก็บประจุภาระให้มากกว่า ประมาณ 35 เปอร์เซ็นต์เพราะความไม่อุดมคติของทรานซิสเตอร์และตัวเก็บประจุปรสิต ดังนั้นตัว เก็บประจุภาระมีค่าประมาณ 150 เฟมโตฟารัด

คำนวณค่าตัวประกอบ Fanout และจำนวนขั้นของสายโซ่วงจรบัฟเฟอร์ชนิด MCML คำนวณจากสมการที่ (4-52) และสมการที่ (4-53) ซึ่งค่าที่เหมาะสมที่สุด (Optimum) ต้องเป็นค่าที่ให้ เวลาหน่วงแพร่กระจายรวมน้อยที่สุด ผลลัพธ์แสดงดังตารางที่ 4-2 โดยที่ตัวเก็บประจุขาเข้าเท่ากับ 10.85 เฟมโตฟารัด และมีตัวเก็บประจุภาระเท่ากับ 150 เฟมโตฟารัด

N	F	Total Delay
1	13.82	14.33 $ au_{Buff}$
2	3.71	8.45 $ au_{\scriptscriptstyle Buff}$
3	2.40	8.73 $ au_{\scriptscriptstyle Buff}$
4	1.92	9.75 $ au_{Buff}$

ตารางที่ 4-3 สรุปจำนวนขั้น (N), จำนวนเท่าของวงจรบัฟเฟอร์ชนิด MCML (F) และค่าหน่วงเวลารวม

จากตารางที่ 4-3 สรุปได้ว่าวิทยานิพนธ์นี้ใช้สายโซ่วงจรบัฟเฟอร์ชนิด MCML จำนวน 2 ขั้น โดยที่ แต่ละขั้นมีขนาดตัวเก็บประจุใหญ่เป็น 3.71 เท่า และสามารถขับตัวเก็บประจุภาระขนาด 150 เฟม โตฟารัด ให้ก่าหน่วงเวลามีก่าน้อยที่สุด แสดงดังรูปที่ 4-16



รูปที่ 4-16 สายโซ่วงจรบัฟเฟอร์ชนิด MCMLจำนวน 2 ขั้น

เพราะฉะนั้นจากสมการที่ (4-49) ความกว้างทรานซิสเตอร์ลำดับถัดไป มีขนาดใหญ่กว่าความกว้าง ทรานซิสเตอร์ M1 เท่ากับ 3.71 เท่า ($W_{_{21}}=3.71W_{_{11}}$) ตัวเก็บประจุเนื่องจากทรานซิสเตอร์ของวงจร บัฟเฟอร์ชนิด MCML มีก่าดังสมการที่ (4-58)

$$C_{Buff} = (12.715 \times 10^{-9}) W_{11} + (2.099 \times 10^{-16})$$
(4-58)

สมการที่ (4-48) และ (4-58) เขียนเป็นสมการค่าหน่วงเวลาการแพร่กระจายใค้ดังสมการที่ (4-59)

$$t_{d} = 0.69 \underbrace{\left(9.813 \times 10^{-19}\right)}_{\alpha_{R}} R_{1}^{2} + \left[0.69 \underbrace{\left(12.715 \times 10^{-9}\right)}_{\alpha_{Buff}} R_{1} W_{11} + 0.69 \underbrace{\left(2.099 \times 10^{-16}\right)}_{\beta_{Buff}} R_{1}\right] (4-59)$$

อัตราส่วนความกว้างทรานซิสเตอร์ต่อกระแสไบแอส ที่ทำให้วงจรบัฟเฟอร์ชนิด MCML ทำงานที่คาบเวลาการทำงาน 200 พิโกวินาที คำนวณโดยแทนค่า α_{Buff} ในสมการที่ (4-31) และ เปลี่ยนทิศทางกระแสได้อย่างสมบูรณ์ เมื่อมีช่วงแกว่งแรงดันเท่ากับ 0.4 โวลต์ คำนวณโดยสมการที่ (4-36) ดังนั้นช่วงอัตราส่วนความกว้างทรานซิสเตอร์ต่อกระแสไบแอส แสดงดังสมการที่ (4-60)

$$140.37 \le \left(\frac{I_{SS}}{W_{11}}\right)_{BUFF} \le 152.36 \tag{4-60}$$

การเลือกก่าต้องเผื่อก่าไว้เนื่องจากกวามไม่อุดมกติของทรานซิสเตอร์ โดยเลือกก่ากึ่งกลาง อัตราส่วนกวามกว้างทรานซิสเตอร์และกระแสไบแอสจากสมการที่ (4-60) มีก่าเท่ากับ 146.37

สำหรับวงจรบัฟเฟอร์ชนิด MCML ขั้นที่ 1 มีคุณสมบัติคือ ความกว้างทรานซิสเตอร์ขั้นที่ 1 (*W*₁₁) มีค่าเท่ากับ 3.64 ไมโครเมตร อัตราส่วนความกว้างทรานซิสเตอร์ต่อกระแสไบแอสมีค่า เท่ากับ 146.37 เพราะฉะนั้นกระแสไบแอสขั้นที่ 1 (*I*_{ss1}) มีค่าเท่ากับ 0.53 มิลลิแอมป์ และมีช่วงแกว่ง แรงคันเท่ากับ 0.4 โวลต์ คังนั้นตัวต้านทานที่ 1 (R1) มีค่าประมาณ 755 โอห์ม คังตารางที่ 4-4

23	title Greek a
Buff_1	Design Parameter
M11	3.64 µm / 0.18 µm
M12	3.64 <i>µ</i> m / 0.18 <i>µ</i> m
R1	1000Ω
I _{SS1}	0.53 mA

ตารางที่ 4-4 คุณสมบัติวงจรบัฟเฟอร์ชนิค MCMLขั้นที่ 1

สำหรับวงจรบัฟเฟอร์ชนิด MCML ขั้นที่ 2 มีคุณสมบัติคือ ความกว้างทรานซิสเตอร์ขั้นที่ 2 (*W*₂₁) มีค่าเป็น 3.71 เท่าของความกว้างทรานซิสเตอร์ขั้นที่ 1 มีอัตราส่วนความกว้างทรานซิสเตอร์ ต่อกระแส ใบแอสเท่ากันตลอดการออกแบบเท่ากับ 146.37 เพราะฉะนั้นกระแส ใบแอสขั้นที่ 2 (*I*_{ss2}) มีค่าเท่ากับ 1.83 มิลลิแอมป์ และช่วงแกว่งแรงดันเท่ากับ 0.4 โวลต์ ดังนั้นตัวด้านทานที่ 1 (R2) มี ค่าประมาณ 220 โอห์ม ดังตารางที่ 4-5

ตารางที่ 4-5 คุณสมบัติวงจรบัฟเฟอร์ชนิค MCMLขั้นที่ 2

Buff_2	Design Parameter	
M21	13.50 μm / 0.18 μm	
M22	13.50 µm / 0.18 µm	
R2	220 Ω	
I _{SS2}	1.83 mA	

บทที่ 5

การวาดผังวงจรรวมและผลจำลองการทำงาน

หลังจากการคำนวณออกแบบวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 4:1 แบบปรับปรุง และวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4 ในบทข้างต้นแล้ว ขั้นตอนต่อไปคือการนำ วงจรที่ได้ออกแบบมาเขียนผังวงจร (Layout) เพื่อนำผังวงจรดังกล่าวไปให้กับทางโรงงานทำการ ผลิต แต่ก่าใช้จ่ายในการผลิตสำหรับกระบวน TSMC 0.18 ไมโครเมตร มีราคาสูง ดังนั้น วิทยานิพนธ์นี้จึงเพียงแก่เสนอการเขียนผังวงจรให้ถูกต้องไม่ขัดกับข้อกำหนด โดยตรวจสอบได้ โดยกระบวนการคือาร์ซี (DRC หรือ Design Rule Check) หลังจากเขียนผังวงจรเสร็จสิ้นแล้วต้องทำ การตรวจสอบลายวงจรโดยการสกัด (Extract) ข้อมูลลายวงจรมาเป็นอุปกรณ์ต่างๆ เช่น ทรานซิสเตอร์, ตัวด้านทาน, โนดต่างๆ รวมถึงตัวเก็บประจุแบบปรสิตภายในวงจร จากนั้นนำไป เปรียบเทียบกับแผนภาพเก้าร่างวงจร (Schematic) ที่ได้ออกแบบ เรียกกระบวนการนี้ว่าแอลวีเอส (LVS หรือ Layout Versus Schematic) เมื่อผ่านกระบวนการทั้งหมดแล้ว นำผังวงจรที่ตรงกับ แผนภาพเก้าร่างพร้อมทั้งข้อมูลลายวงจรมาตรวจสอบผลการทำงานด้วยโปรแกรม Spice

5.1. การวาดผังวงจรรว<mark>ม</mark>

สำหรับบทนี้การเขียนผังวงจร กล่าวถึงวงจรหลักๆ ดังที่กล่าวมาในบทที่ 3 คือ ผังวงจร มัลติเพล็กซ์สัญญาณความถี่สูงขนาด 2:1 แบบปรับปรุง, ผังวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูง ขนาด 1:2 และวงจรอันดับสูงที่นำวงจรที่กล่าวมาข้างต้นมาเป็นองค์ประกอบ การเขียนผังวงจรทำ การเขียนด้วยมือ (Custom Layout) ทั้งหมด ซึ่งการวาดผังวงจรของวงจรข้างต้นประกอบด้วยผัง วงจรตัวด้านทานและผังวงจรกลุ่มทรานซิสเตอร์ชนิดเอ็นเป็นส่วนมาก และวาดผังวงจรโดยยึด หลักการทั่วไป เช่น เทคนิคเซนทรอยด์ร่วม (Common Centroid) [17] เพราะทรานซิสเตอร์สำหรับ วงจรผลต่างต้องการความเข้าคู่ก่อนข้างสูง, วาดผังวงจรให้ระยะทางสายสัญญาณเชื่อมต่อกันสั้น ที่สุด, สายสัญญาณแต่ละชั้นตัดกันน้อยที่สุด และสายสัญญาณที่มีระยะทางยาวมากต้องขึ้นไปวาด สายบนชั้นเมทัลที่ 3 ขึ้นไป เพื่อลดผลของตัวเก็บประจุปรสิตซึ่งทำให้ประสิทธิภาพวงจรลดลง

ในการวาดผังวงจรตัวด้านทานสามารถเลือกวาดได้หลายชนิด และต้องการตัวด้านทานที่มี ก่าก่อนข้างสูง แต่การเลือกชนิดของตัวด้านทานต้องกำนึงถึงขนาดของพื้นที่ที่ใช้ด้วย รายละเอียด ของตัวด้านทานแต่ละชนิดแสดงดังตารางที่ 5-1 ซึ่งตัวด้านทานที่มีก่าสูงสุด คือ ตัวด้านทานที่สร้าง จากโพลีซิลิกอนชนิดกวามด้านทานสูง (Hi-R Polysilicon Resistor) แต่ทว่าในการผลิตจริงต้องเสีย ก่าผลิตเพิ่มขึ้นเนื่องจากเป็นตัวด้านทานพิเศษ และก่าด้านทานที่สูงนี้มีก่าสูงเกินกวามจำเป็นเพราะ ตัวด้านทานส่วนมากในงานวิจัยนี้มีก่าไม่เกิน 1 กิโลโอห์ม ตัวด้านทานที่มีก่ารองลงมากือตัว ด้านทานสร้างจากหลุมเอ็น (N-Well Resistor) มีก่าความด้านทานสูงเกินความจำเป็นเช่นกัน ดังนั้น เลือกตัวด้านทานสร้างจากโพลีซิลิกอน เพราะให้ก่าความด้านทานต่อพื้นที่สี่เหลี่ยมจัตุรัสก่อนข้าง สูง และเหมาะสมต่อการออกแบบในวิทยานิพนธ์

ชนิดของ ตัวต้านทาน	ความต้านทานต่อพื้นที่ สี่เหลี่ยมจัตตุรัส (Ω/□)
N-Well	925
N+	6.7
P+	7.5
Poly	7.8
Hi-Poly	1929

ตารางที่ 5-1 คุณสมบัติของตัวต้านทานแต่ละชนิด [11]

รูปที่ 5-1 แสดงผังวงจรตัวต้านทานชนิดโพลีซิลิกอนมีก่ากวามต้านทานเท่ากับ 1 กิโลโอห์ม โดย กำหนดให้มีกวามกว้างเท่ากับ 0.27 ไมโกรเมตร ตลอดการออกแบบตามที่กล่าวมาแล้วในบทที่ 4, ผังตัวต้านทานนี้ต้องยาว 34.29 ไมโกรเมตร วาดโดยจดไปมาห่างกันเท่ากับ 0.36 ไมโกรเมตร เพราะเป็นก่ากวามห่างน้อยที่สุดที่ทำให้ผ่านกระบวนการคือาร์ซี และยาวเท่ากับ 11.43 ไมโกรเมตร



รูปที่ 5-1 ผังวงจรตัวต้านทานชนิค โพลีซิลิคอน

การวาดผังวงจรเพื่อให้กินพื้นที่น้อยและสวยงาม ด้องมีการกำหนดตำแหน่งการวางผัง วงจรเป็นอันดับแรก รูปที่ 5-2(ก) แสดงตำแหน่งการวางผังวงจรมัลติเพล็กซ์สัญญาณความถี่สูง ขนาด 2:1 แบบปรับปรุง ประกอบด้วยวงจรแลตช์ และวงจรมัลติเพล็กซ์สัญญาณขนาด 2:1 มี สัญญาณเข้า D1 และ D2 ป้อนเข้าสู่วงจรแลตช์ที่ 1 และที่ 2 ตามลำดับ โดยมีสัญญาณนาฬิกา CK เป็นสัญญาณควบคุมการมัลติเพล็กซ์เพื่อให้ได้สัญญาณออก Out และรูปที่ 5-2(ข) แสดงตำแหน่ง การวางผังวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:2 ประกอบด้วยวงจรแลตช์เพียงอย่างเดียว มีสัญญาณเข้า In และสัญญาณนาฬิกา CK เช่นกันควบคุมการดีมัลติเพล็กซ์ เพื่อให้ได้สัญญาณออก Out1 และ Out2 เมื่อกำหนดตำแหน่งการวางผังวงจรพื้นฐานดังที่กล่าวมาข้างต้น สามารถวาดผัง วงจรมัลติเพล็กซ์สัญญาณกวามถี่สูงขนาด 2:1 แบบปรับปรุง และวงจรดีมัลติเพล็กซ์สัญญาณ กวามถี่สูงขนาด 1:2 ซึ่งมีรายละเอียดแสดงดังรูปที่ 5-3(ก) และ รูปที่ 5-3(ข) ตามลำดับ



รูปที่ 5-2 รายละเอียดตำแหน่งการวางผังวงจร (ก) วงจรมัลติเพล็กซ์สัญญาณความถี่สูง ขนาด 2:1 แบบปรับปรุง (ข) วงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:2



รูปที่ 5-3 ผังวงจรพื้นฐาน (ก) ผังวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 2:1 แบบปรับปรุง (ข) ผังวงจรคีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:2

การวาดผังวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 4:1 แบบปรับปรุง ประกอบด้วยผัง วงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 2:1 แบบปรับปรุงดังรูปที่ 5-3(ก) จำนวน 3 ชุด ซึ่ง 2 ชุด ทำงานที่ความถี่ 2.5 กิกะเฮิรตซ์ ทำหน้าที่รับสัญญาณเข้า D1, D2, D3 และ D4 ความถี่ 2.5 กิกะบิต ต่อวินาที และ 1 ชุด ทำงานที่ความถี่ 5 กิกะเฮิรตซ์ ให้สัญญาณออก Out ความถี่ 10 กิกะบิตต่อวินาที โดยมีผังวงจรเพิ่มเติม คือ ผังวงจรหารความถี่สัญญาณนาฬิกา (Divider) เพื่อลดความถี่สัญญาณ นาฬิกา mCK 5 กิกะเฮิรตซ์ลงครึ่งหนึ่ง, ผังวงจรบัฟเฟอร์ A เพื่อปรับสัญญาณนาฬิกา mCK ให้ สามารถขับชุดวงจรมัลติเพล็กซ์ที่ทำงานที่ความถี่ 5 กิกะเฮิรตซ์ และผังวงจรบัฟเฟอร์ B เพื่อปรับ สัญญาณนาฬิกาที่ถูกลดความถี่ลงครึ่งหนึ่งให้สามารถขับชุดวงจรมัลติเพล็กซ์ที่ทำงานที่ความถี่ 2.5 กิกะเฮิรตซ์ 2 ชุดที่เหลือได้ มีรายละเอียดการวางตำแหน่งผังวงจรแสดงดังรูปที่ 5-4



รูปที่ 5-4 รายละเอียดตำแหน่งการวางผังวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 4:1 แบบปรับปรุง

สำหรับการวาดผังวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4 ประกอบด้วยผังวงจรดี มัลติเพล็กซ์สัญญาณกวามถี่สูงขนาด 1:2 ดังรูปที่ 5-3(ข) จำนวน 3 ชุด ซึ่ง 1 ชุดทำงานที่ความถี่ 5 กิ กะเฮิรตซ์ ทำหน้าที่รับสัญญาณเข้า In ความถี่ 10 กิกะบิตต่อวินาที และ 2 ชุด ทำงานที่ความถี่ 2.5 กิ กะเฮิรตซ์ เพื่อแยกสัญญาณออกความถี่ 10 กิกะบิตต่อวินาที โดยมีผังวงจรเพิ่มเติม คือ ผังวงจรหาร ความถี่สัญญาณนาฬิกา (Divider) เพื่อลดความถี่สัญญาณนาฬิกา dCK ลงครึ่งหนึ่ง, ผังวงจรบัฟเฟอร์ A และผังวงจรบัฟเฟอร์ B ทำหน้าที่ปรับสัญญาณนาฬิกา เช่นเดียวกับที่กล่าวมาข้างต้น และยังมีผัง วงจรบัฟเฟอร์ที่ 1, 2, 3 และ 4 ทำหน้าที่ปรับสัญญาณออก Out1, Out2, Out3 และ Out4 เพื่อลด สัญญาณรบกวนและให้สามารถไปขับวงจรอื่นๆ ที่มาต่อจากวงจรนี้ได้ มีรายละเอียดการวาง คำแหน่งผังวงจรแสดงดังรูปที่ 5-5



รูปที่ 5-5 รายละเอียคตำแหน่งการวางผังวงจรคีมัลติเพล็กซ์สัญญาณความถี่สูงขนาค 1:4

การวางตำแหน่งวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 4:1 แบบปรับปรุง ดังรูปที่ 5-4 นำมาวาดผังวงจรแสดงรายละเอียดดังรูปที่ 5-6 มีสัญญาณเข้า D1, D2, D3 และ D4 ความถี่ 2.5 กิกะ บิตต่อวินาที, สัญญาณนาฬิกา mCK ความถี่ 5 กิกะเฮิรตซ์ควบคุมการมัลติเพล็กซ์สัญญาณและ สัญญาณออก Out ความถี่ 10 กิกะบิตต่อวินาที มีพื้นที่ผังวงจรเท่ากับ 131.04 μm x 34.875 μm สำหรับการวางตำแหน่งวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4 ดังรูปที่ 5-5 นำมาวาดผัง วงจรแสดงรายละเอียดดังรูปที่ 5-7 มีสัญญาณเข้า In ความถี่ 10 กิกะบิตต่อวินาที, สัญญาณนาฬิกา dCK ความถี่ 5 กิกะเฮิรตซ์ควบคุมการดีมัลติเพล็กซ์สัญญาณ และสัญญาณออก Out1, Out2, Out3 และ Out4 ออกจากผังวงจรบัฟเฟอร์ มีพื้นที่ผังวงจรเท่ากับ 131.04 ไมโครเมตร x 48.735 ไมโครเมตร

นำผังวงจรรูปที่ 5-6 และ รูปที่ 5-7 มาประกอบเข้าด้วยกัน โดยมีแพดอ้างอิงให้ทราบถึง โนดการเชื่อมต่อสัญญาณเข้า, สัญญาณออก และสัญญาณนาฬิกา แสดงดังรูปที่ 5-8 เพื่อทดสอบผล การทำงานของผังวงจรรวมในหัวข้อ 5.2 เท่านั้น ซึ่งขอบเขตในวิทยานิพนธ์นี้ คือ การออกแบบผัง วงจรรวม เพื่อนำไปใช้งานร่วมกับวงจรอื่นๆ เช่น วงจรรับ/ส่งทางแสงในส่วนของการกู้คืนสัญญาณ นาฬิกาและสัญญาณข้อมูล (Clock and Data Recovery) เป็นต้น โดยรายละเอียดแพดอ้างอิง แสดง ดังตารางที่ 5-2 แบ่งเป็น 2 ส่วนคือแพดของผังวงจรรวมวงจรมัลติเพลีกซ์สัญญาณความถี่สูงขนาด 4:1 แบบปรับปรุง และผังวงจรรวมวงจรดีมัลติเพลีกซ์บนาด 1:4

รูปที่ 5-8 ผังวงจรรวมที่รวมแพคอ้างอิงมีพื้นที่เท่ากับ 0.589 มิถลิเมตร x 0.665 มิถลิเมตร และมีพื้นที่ไม่รวมแพคอ้างอิงเท่ากับ 131.04 ไมโครเมตร x 89.05 ไมโครเมตร แสดงคังภาพขยาย รูปที่ 5-9



รูปที่ 5-6 ผังวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาค 4:1 แบบปรับปรุง



รูปที่ 5-7 ผังวงจรคีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4



รูปที่ 5-8 ผังวงจรรวมวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาค 4:1 แบบปรับปรุง และวงจรคีมัลติเพล็กซ์สัญญาณความถี่สูงขนาค 1:4



รูปที่ 5-9 ภาพขยายผังวงจรรวมวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาค 4:1 แบบปรับปรุง และวงจรคีมัลติเพล็กซ์สัญญาณความถี่สูงขนาค 1:4

(ก) วงจรมัลติเพล็กซ์สัญญาณความถี่สูง		
ขนาด 4:1 แบบปรับปรุง		
รื่อ	หน้าที่	
แพด		
D1+	สัญญาณข้อมูลเข้าความถี่ต่ำ D1+	
D1-	สัญญาณข้อมูลเข้าความถี่ต่ำ D1-	
D2+	สัญญาณข้อมูลเข้าความถี่ <mark>ต่ำ D2+</mark>	
D2-	สัญญาณข้อมูลเข้าควา <mark>มถี่ต่ำ D2-</mark>	
D3+	สัญญาณข้อมูลเข้าค <mark>วามถี่ต่ำ D3+</mark>	
D3-	สัญญาณข้อมูลเข้าความถี่ต่ำ D3-	
D4+	สัญญาณข้อมูลเข้าความถี่ต่ำ D4+	
D4-	สัญญาณข้อมูลเข้า <mark>ค</mark> วามถี่ต่ำ D4-	
mCK+	สัญญาณนาฬิกาอ้างอิง CK+	
mCK-	สัญญาณนาฬิกาอ้างอิ <mark>ง</mark> CK-	
Out+	สัญญาณข้อมูลออกควา <mark>ม</mark> ถี่สูง Out+	
Out-	สัญญาณข้อมูลออกความถี่ส <mark>ูง Out-</mark>	
Vdd	ไฟเลี้ยง	

ตารางที่ 5-2 รายละเอียดและหน้าที่ของแพคสำหรับทคสอบวงจร

(ข) วงจรดีมัลติเพล็กซ์สัญญาณความถี่สูง		
ขนาด 1:4		
ชื่อ	หน้าที่	
แพด		
In+	สัญญาณข้อมูลเข้าความถี่สูง In+	
In-	สัญญาณข้อมูลเข้าความถี่สูง In-	
dCK+	สัญญาณนาฬิการอ้างอิง dCK+	
dCK-	สัญญาณนาฬิกาอ้างอิง dCK-	
Out1+	สัญญาณข้อมูลออกความถี่ต่ำ Out1+	
Out1-	สัญญาณข้อมูลออกความถี่ต่ำ Out1-	
Out2+	สัญญาณข้อมูลออกความถี่ต่ำ Out2+	
Out2-	สัญญาณข้อมูลออกความถี่ต่ำ Out2-	
Out3+	สัญญาณข้อมูลออกความถี่ต่ำ Out3+	
Out3-	สัญญาณข้อมูลออกความถี่ต่ำ Out3-	
Out4+	สัญญาณข้อมูลออกความถี่ต่ำ Out4+	
Out4-	สัญญาณข้อมูลออกความถี่ต่ำ Out4-	
Gnd	กราวนด์	

5.2. ผลจำลองการทำงาน

หลังจากวาดผังวงจรและสกัดข้อมูลผังวงจรที่เหมือนกับแผนภาพเก้าร่าง ซึ่งประกอบด้วย ทรานซิสเตอร์, ตัวค้านทาน และตัวเก็บประจุปรสิตตามโนดต่างๆ พบว่าวงจรมัลติเพล็กซ์สัญญาณ ขนาด 2:1, วงจรแลตช์ และวงจรบัฟเฟอร์ มีตัวเก็บประจุปรสิตแสดงดังรูปที่ 5-10(ก), 5-10(ข) และ 5-10(ก) ตามลำดับ ซึ่งตัวเก็บประจุปรสิตที่เกิดขึ้นเป็นตัวเก็บประจุปรสิตรวมที่โนดนั้นๆ เทียบกับ ซับเสตรท ก่าที่ได้มีก่าไม่เกิน 1 เฟมโตฟารัด ซึ่งถือว่ามีก่าน้อยเมื่อเทียบกับตัวเก็บประจุภายใน ทรานซิสเตอร์ที่กำนวณได้ในบทที่ 4 การวาดผังวงจรกวรจะให้ตัวเก็บประจุปรสิตที่เกิดขึ้นมีก่าน้อย เพราะตัวเก็บประจุปรสิตมีผลทำให้ก่าหน่วงเวลาการแพร่กระจายเพิ่มขึ้น ทำให้ประสิทธิภาพการ ทำงานที่กวามถิ่สูงลดลง



(ก)





รูปที่ 5-10 ตัวเก็บประจุปรสิตหลังจากการสกัคผังวงจร (ก) วงจรมัลติเพล็กซ์สัญญาณขนาค 2:1 (ข) วงจรแลตช์ (ค) วงจรบัฟเฟอร์ 2 ขั้น

การทคสอบประสิทธิภาพผังวงจรรวมทำการทคสอบคังรูปที่ 5-11 โคยสัญญาณเข้าและ สัญญาณออกในรูป อ้างอิงตามแพคคังแสคงในรูปที่ 5-7 และรายละเอียคคังตารางที่ 5-2



รูปที่ 5-11 แผนภาพการจำลองการทำงานของผังวงจรรวม

จำลองการทำงานวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 4:1 แบบปรับปรุง ด้วย โปรแกรม SPICE ทำงานที่ความถี่ 10 กิกะบิตต่อวินาทีมีช่วงแกว่งแรงคันเท่ากันเท่ากับ 0.4 โวลต์ ในรูปที่ 5-11 ด้านซ้าย ป้อนสัญญาณข้อมูลเข้า D1+, D1-, D2+, D2-, D3+, D3-, D4+ และ D4-ความถี่ 2.5 กิกะบิตต่อวินาที มีเวลาขาขึ้น/ลง เท่ากับ 60 พิโกวินาทีและสัญญาณนาฬิกาอ้างอิง mCK+ และ mCK- ความถี่ 5 กิกะเฮิรตซ์ มีเวลาขาขึ้น/ลงเท่ากับ 30 วินาที ได้ผลจำลองสัญญาณ ข้อมูลออก Out+ และ Out- ความถี่ 10 กิกะบิตต่อวินาที มีช่วงเวลาขาขึ้น/ลงเท่ากับ 68.3 พิโกวินาที, ค่าหน่วงเวลาการแพร่กระจายเท่ากับ 26.8 พิโกวินาที แสดงดังรูปที่ 5-12 โดยที่เส้นทึบสีดำ คือ สัญญาณออกจากผลจำลองการทำงาน และเส้นประสีน้ำเงิน คือ สัญญาณออกอุดมคติ ซึ่งเลือกสุ่ม มาในช่วงเวลา 9 นาโนวินาที ถึง 13 นาโนวินาที



รูปที่ 5-12 ผลจำลองสัญญาณข้อมูลออกความถี่ 10 กิกะบิตต่อวินาที ในช่วงเวลา 9 ถึง 13 นาโนวินาที



(ก) ค่าตรรกะเป็น 1 (ข) ค่าตรรกะเป็น 0

รูปที่ 5-12 สัญญานออกขณะที่ค่าตรรกะเป็น 1 ดังแสดงในกรอบสี่เหลี่ยม A และสัญญาณ ออกขณะที่ค่าตรรกะเป็น 0 ดังแสดงในกรอบสี่เหลี่ยม B เกิดการกระเพื่อมเล็กน้อยของสัญญาน ประมาน 0.1 โวลต์ แสดงดังรูปที่ 5-13(ก) และ รูปที่ 5-13(ข) ตามลำดับ เหตุการณ์นี้เกิดจาก สัญญานนาฬิกามีเวลาขาขึ้น/ลงที่มาก ทำให้วงจร MCML ไม่สามารถเปลี่ยนทิศทางกระแสให้ไหล ผ่านตัวด้านทานเพียงด้านเดียว ช่วงแกว่งสัญญานออกจึงเกิดการกระเพื่อมลงระยะเวลาหนึ่ง

คุณภาพของวงจรมัลติเพล็กซ์สัญญานความถี่สูงขนาด 4:1 แบบปรับปรุง ตรวจสอบด้วย
 การทดสอบรูปแบบควงตา (Eye Pattern) โดยป้อนสัญญานข้อมูลเข้า D1, D2, D3 และ D4 ด้วย
 ลำคับบิตสุ่มเทียม (Pseudorandom Bit Sequence, PSRB) ในวิทยานิพนธ์นี้ใช้ลำคับบิตสุ่มเทียม
 แบบ 2³¹-1 สร้างโดยโปรแกรมภาษาซีแสดงในภาคผนวก (ค) และนำไปจำลองการทำงานด้วย
 โปรแกรม SPICE ผลลัพธ์ที่ได้แสดงดังรูปที่ 5-14 สัญญานออกมีความกว้างแต่ละบิตเท่ากับ 100 พิ
 โกวินาทีนั่นคือทำงานที่ความถี่ 10 กิกะบิตต่อวินาทีได้, สัญญานออกเกิดการพร่าไหว (Jitter)
 ประมาณ 3 พิโกวินาที ซึ่งเกิดจากสัญญานนาฬิกาโหมดผลต่างมีก่าหน่วงเวลาการแพร่กระจายไม่
 เท่ากันเพราะผลจากตัวเก็บประจุปรสิตในการวาดผังวงจร ไปสุ่มสัญญานเข้าคนละตำแหน่งเวลาทำ
 ให้สัญญานออกเกิดการพร่าไหว, สัญญานออกมีควงตาเปิด (Eye Opening) เท่ากับ 0.372 โวลต์
 และมีสัญญานรบกวน (Noise) แกว่งประมาน 58 มิลลิโวลต์ ซึ่งเป็นก่าที่ขอมรับได้เพราะไม่เกิน 15
 เปอร์เซ็นต์ของช่วงแกว่งแรงดันออก [15] สัญญานออกเปิด(Eye Opening) เท่ากับ 0.372 โวลต์
 เก็บประจุปรสิตไม่เท่ากัน ทำให้สัญญานออกเปลี่ยนแปลงขึ้นหรือลงไม่พร้อมกัน สัญญานออกจึง
 เก็อการเลื่อนหรือแกว่งไปมา และช่วงแกว่งสัญญานออกสูงสุดมีก่าเกิน 0.4 โวลต์ ซึ่งเกิดจากตัว
 ด้านทานแฝงขณะที่วาดผังวงจรแต่กระแสไบแอสมีก่าเท่ากับที่ออกแบบ ทำให้ช่วงแกว่งสัญญาน



รูปที่ 5-14 ผลทคสอบรูปแบบควงตาด้วยลำคับบิตสุ่มเทียมแบบ 2³¹-1 ของวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาค 4:1 แบบปรับปรุง

สำหรับการทดสอบวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4 ทำการทดสอบ ดังรูปที่ 5-11 ทางฝั่งขวามือโดยป้อนสัญญาณเข้า (In) ด้วยสัญญาณออก (Out) ความถี่ 10 กิกะบิตต่อวินาที จากวงจรมัลติเพล็กซ์สัญญาณกวามถี่สูงขนาด 4:1 แบบปรับปรุง รูปที่ 5-15 แสดงตัวอย่างสัญญาณ ออก Out1, Out2, Out3 และ Out4 ความถี่ 2.5 กิกะบิตต่อวินาที ในช่วงเวลา 8 นาโนวินาทีถึง 15 นา โนวินาที เปรียบเทียบกับสัญญาณเข้า D1, D2, D3 และ D4 ซึ่งสัญญาณเข้าและสัญญาณออกมีลำดับ บิตเหมือนกัน แต่สัญญาณเกิดการเลื่อนออกไปเนื่องจากกระบวนการมัลติเพล็กซ์และดีมัลติเพล็กซ์ สัญญาณออกนี้ขับตัวเก็บประจุขนาด 0.1 พิโกฟารัดมีเวลาขาขึ้น/ลง เท่ากับ 66.2 พิโกวินาที และมี ค่าหน่วงเวลาการแพร่กระจายเท่ากับ 68 พิโกวินาทีซึ่งรวมค่าหน่วงเวลาแพร่กระจายจากวงจร บัฟเฟอร์แล้ว



รูปที่ 5-15 เปรียบเทียบสัญญาณเข้า (D1-D4) และสัญญาณออก (Out1-Out4)

กำลังที่ใช้ในแต่ละส่วนของ 1 ชุดวงจร เช่นวงจรบัฟเฟอร์ (Buffer), วงจรหารความถึ่ (Divider), วงจรมัลติเพล็กซ์ขนาด 2:1 (MUX 2:1) และวงจรคีมัลติเพล็กซ์ขนาด 1:4 (DEMUX 1:4) แยกแสดงดังตารางที่ 5-3

ตารางที่ 5-3 สรุปกำลังในแต่ละส่วนของ 1 ชุควงจร

Component	Power Consumption
Buffer	4.31 mW
Divider	1.52 mW
2:1 Proposed Mux	3.18 mW
1:2 Demux	3.91 mW

จากผลจำลองการทำงานที่กล่าวมาทั้งหมด สรุปได้ว่าวงจรมัลติเพล็กซ์สัญญาณความถี่สุง ขนาด 4:1 แบบปรับปรุงและวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4 สามารถทำงานได้ที่ ความถี่ไม่เกิน 10.2 กิกะบิตต่อวินาที ช่วงแกว่งสัญญาณเข้ามีค่าอยู่ในช่วง 0.36 โวลต์ถึง 0.5 โวลต์ และคุณสมบัติอื่นๆ ของวงจรรวมสรุปได้ดังตารางที่ 5-4

	4:1 Proposed High	1:4 High Speed
	Speed Multiplexer	Demultiplexer
Supply Voltage	1.8 V	1.8 V
Speed	< 10.2 Gb/s	< 10.2 Gb/s
Input Swing Range	360 mV-500 mV	360 mV-500mV
Eye Openning	372 mV	-
Jitter	3 ps	-
Rise/Fall Time	68.3 ps	66.2 ps
Propagation Delay	26.8 ps	68.0 ps
Total Power Consumption	15.37 mW	34.80 mW
Area	34.875 μm x 131.04 μm	43.735 μm x 131.04 μm
Total Area	89.05 μm x 131.04 μm	

ตารางที่ 5-4 คุณสมบัติของวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาค 4:1 แบบปรับปรุง

สถาบันวิทยบริการ จุฬาลงกรณ์มหาวิทยาลัย

บทที่ 6 ข้อสรุปและข้อเสนอแนะ

0.1. ข้อสรุป

วิทยานิพนธ์นี้นำเสนอการออกแบบวงจรรวมของ วงจรมัลติเพล็กซ์สัญญาณความถี่สูง ขนาด 4:1 แบบปรับปรุง และวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4 โครงสร้าง MCML ซึ่งสามารถทำงานที่ความถี่ 10 กิกะบิตต่อวินาที, แรงดันไฟเลี้ยง 1.8 โวลต์ และมีช่วงแกว่งสัญญาณ เข้าและสัญญาณออกเท่ากับ 0.4 โวลต์ การออกแบบใช้เทคโนโลยี TSMC 0.18 ไมโครเมตร วงจร รวมที่ได้สามารถนำไปประยุกต์ใช้กับวงจรรับและส่งทางแสง หรือวงจรอื่นๆ ที่ทำงานที่ความถี่สูง ไม่เกิน 10 กิกะบิตต่อวินาที สำหรับวงจรมัลติเพล็กซ์สัญญาณความถี่สูงนี้ นำเสนอโครงสร้างแบบ ปรับปรุงซึ่งต่างจากงานวิจัยอื่นๆ ที่มีในปัจจุบัน โดยการลดจำนวนแลตช์ที่ใช้ในการจัดเวลาข้อมูล เพื่อประหยัดพลังงานและพื้นที่

การออกแบบวงจรมัลติเพล็กซ์และวงจรดีมัลดิเพล็กซ์ที่กล่าวมาข้างต้น ใช้อัตราส่วนความ กว้างต่อความขาวของทรานซิสเตอร์เท่ากันหมดเพื่อง่ายต่อการวาดผังวงจรและการกำนวณ, มีช่วง แกว่งแรงดันของสัญญาณเข้าและออกเท่ากันตลอดการออกแบบ วงจรที่ออกแบบประกอบด้วย 3 วงจรหลัก คือวงจรมัลติเพล็กซ์สัญญาณขนาด 2:1 ทำหน้าที่ควบสัญญาณเข้าความถี่ต่ำ 2 สัญญาณที่ ประสานเวลา, วงจรแลตช์ทำหน้าที่จัดเวลาสัญญาณเพื่อให้สัญญาณประสานเวลากับสัญญาณ นาฬิกา และวงจรบัฟเฟอร์ทำหน้าที่ปรับช่วงเวลาขาขึ้นและขาลง และปรับสัญญาณเพื่อให้สามารถ ขับวงจรในลำดับถัดไปที่มีตัวเก็บประจุขาเข้าปริมาณมากใด้ การออกแบบทั้งหมดในวิทยานิพนธ์นี้ กำนึงถึงค่าหน่วงเวลาการแพร่กระจายเป็นปัจจัยหลัก เพราะต้องให้มีก่าทำงานในช่วงความถี่ที่ ด้องการได้ ประมาณก่าด้วยวงจรลำดับที่หนึ่ง (First Order Approximation) โดยคิดจากผลดูณก่าด้ว ด้านทานและค่าตัวเก็บประจุรวม ซึ่งประกอบด้วยตัวเก็บประจุเนื่องจากทรานซิสเตอร์และตัวเก็บ ประจุเนื่องจากต้านทาน ปัจจัยที่สองคือช่วงแกว่งแรงคันเข้าต่ำสุดที่ป้อนแก่วงจรแล้วทำให้วงจร สามารถเปลี่ยนทิสทางกระแสให้ไหลผ่านตัวด้านทานเพียงด้านเดียวได้ การกำนวนในสองปัจจัยนี้ จะนำมาซึ่งอัตราส่วนช่วงกระแสไบแอสต่อความกว้างทรานซิสเตอร์ที่สามารถเลือก ซึ่งเลือกจากก่า กิ่งกลางในช่วง หลังจากนั้นกำนวณหากระแสไบแอสที่ทำให้วงจรทำงานในกวามถิ่ที่ต้องการได้

การวาคผังวงจรทั้งหมดเป็นการวาคผังวงจรด้วยมือ (Custom Layout) ซึ่งต้องคำนึงถึง โครงสร้างการวางผังวงจรให้ผังวงจรแต่ละส่วนอยู่ใกล้กันที่สุด และใช้พื้นที่น้อยที่สุด โดยมีผัง วงจรมัลติเพล็กซ์สัญญาณขนาด 2:1, ผังวงจรแลตช์ และผังวงจรบัฟเฟอร์ เป็นพื้นฐานสำหรับการ นำมาประกอบเป็นวงจรอันดับสูง คือ วงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 4:1 แบบปรับปรุง และวงจรดีมัลพิเพล็กซ์สัญญาณความถี่สูงขนาด 1:4 และวงจรหารความถี่สัญญาณนาฬิกา

ผลการจำลองการทำงานวงจรรวมสำหรับวงจรในวิทยานิพนธ์นี้ พบว่าวงจรรวมมีผลการ ทำงานถูกด้องกินกำลังเฉลี่ยประมาณ 15.37 มิลลิวัตต์สำหรับวงจรมัลติเพล็กซ์สัญญาณความถี่สูง ขนาด 4:1 แบบปรับปรุง และ 34.80 มิลลิวัตต์สำหรับวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4 ซึ่งมีค่าต่ำกว่างานวิจัยที่มีมาในปัจจุบัน

6.2. ข้อเสนอแนะ

วงจรที่นำเสนอนี้เป็นเพียงแนวคิดและผลจำลองการทำงาน ซึ่งไม่ได้ผลิตกรรมจริง จึงไม่มี ผลความแปรปรวนของกระบวนการผลิต (Process Variation) และค่าความคลาดเคลื่อนของ พารามิเตอร์ต่างๆ ที่ทำให้ประสิทธิภาพของวงจรเปลี่ยนแปลงไป ข้อเสนอแนะในการปรับปรุง และ พัฒนาออกแบบวงจรรวมของวงจรมัลติเพล็กซ์และวงจรคีมัลติเพล็กซ์สัญญาณความถี่สูง เป็นดังนี้

- การพัฒนาเพื่อนำไปผลิตกรรมจริง ควรใช้โมเคลที่มีความละเอียคสูงครอบคลุมถึงความ แปรปรวนของกระบวนการผลิต เพราะสามารถจำลองการทำงานได้ละเอียคและเกิดความ ผิดพลาดน้อย
- การคำนวณค่าหน่วงเวลาการแพร่กระจายเพื่อความแม่นยำในการคำนวณและการออกแบบ ควรใช้สมการประมาณค่าลำคับสูงขึ้น (Higher Order Approximation)
- โครงสร้างของวงจรมัลติเพล็กซ์สัญญาณขนาด 2:1 และวงจรแลตช์ที่มาต่อกัน น่าจะ สามารถรวมทรานซิสเตอร์สำหรับสัญญาณนาฬิกาที่เหมือนกันเป็นตัวเดียวกันได้ ผลที่ได้ น่าจะประหยัดพื้นที่และพลังงานลงได้อีก
- ปรับปรุงเพิ่มเติมการทดสอบวงจรรวม เช่น ทดสอบอัตราความผิดพลาดบิต (Bit Error Rate) ซึ่งในวิทยานิพนธ์นี้ไม่มีการทดสอบตรงส่วนนี้ เพราะด้องใช้เครื่องมือเฉพาะในการ ทดสอบ
- ร. ในอนาคตอันใกล้นี้สามารถนำแนวคิดนี้ไปประยุกต์ใช้กับกระบวนการผลิต ที่มีขนาดเล็ก กว่า 0.18 ไมโครเมตร เพราะสามารถประหยัดพื้นที่และกินกำลังต่ำ

รายการอ้างอิง

- Nakura, T.; Ueda, K.; Kubo, K.; Matsuda, Y.; Mashiko, K.; and Yoshihara, T. A 3.6-Gb/s 340-mW 16 : 1 Pipe-Lined Multiplexer using 0.18 μm SOI-CMOS Technology. <u>IEEE</u> Journal of Solid-State Circuits. 35, 5 (MAY, 2000) : 751-756
- Tanabe, A.; Umetani, M.; Fujiwara, I.; Ogura, T.; Kataoka, K.; Okihara, M.; Sakuraba, H.; Endoh, T.; and Masuoka, F. 0.18-µm CMOS 10-Gb/s Multiplexer/Demultiplexer ICs Using Current Mode Logic with Tolerance to Threshold Voltage Fluctuation. <u>IEEE</u> <u>Journal of Solid-State Circuits</u>. 36, 6 (JUNE, 2001) : 988-996
- Kehrer, D.; and Wohlmuth, H.D. A 30-Gb/s 70-mW One-Stage 4:1 Multiplexer in 0.13- μm CMOS. <u>IEEE Journal of Solid-State Circuits</u>. 39, 7 (JULY, 2004) : 1140-1147
- Hung, W.L.; and Chau, C.S. A 5 Gbps CMOS LVDS Transmitter with Multi-Phase Tree-Type Multiplexer. <u>Proceedings of 2004 IEEE Asia-Pacific Conference on Advanced</u> <u>System Integrated Circuits (AP-ASIC 2004)</u>, (AUGUST, 2004) : 228-231
- Shinmyo, A. ; Hashimoto, M.; and Onodera, H. Design and Measurement of 6.4 Gbps 8:1 Multiplexer in 0.18 μm CMOS Process. <u>Proceedings of the 2005 conference on Asia</u> <u>South Pacific Design Automation (ASP-DAC 2005)</u>. (2005): D9-D10
- Rabaey, J.M.; Chandrakasan, A.; and Nikolic, B. <u>Digital Integrated Circuits: A Design</u> <u>Perspective</u>. Second Edition, USA: Pearson Prentice Hall, 2003
- Yuan, F. Fully Differential 8-to-1 Current-Mode Multiplexer for 10 Gbit/s Serial Links in 0.18 μm CMOS. <u>Electronics Letters</u>. 40, 13 (JUNE 2004) : 789-790
- Kuroda, T.; and Hamada, M. Low-Power CMOS Digital Design with Dual Embedded Adaptive Power Supplies. <u>IEEE Journal of Solid-State Circuits</u>. 35, 4 (APRIL 2004) : 652-655
- Kang, S.M.; and Leblebici, Y. <u>CMOS Digital Integrated Circuits: Analysis and Design</u>. Third Edition, USA: McGraw-Hill, 2003
- Hodges, D.A.; Jackson, H.G.; and Saleh, R.A. <u>Analysis and Design of Digital Integrated</u> <u>Circuits in Deep Submicron Technology</u>. Third Edition, USA: McGraw-Hill, 2004
- 11. The MOSIS Service. <u>Parametric Test Result (TSMC 0.18)</u>. Available from: http://www.mosis.org/cgi-bin/cgiwrap/umosis/swp/params/tsmc-018/t29b_mm_non_epiparams.txt

- Southbourne Internet Ltd. <u>SONET/SDH Digital Hierarchy</u>. [Online]. Available from: http://www.sonet.com/EDU/edu.htm (2005)
- Tektronik, Inc. <u>SONET Telecommunication Standard Primer</u>. [Online]. Available from: http://www.tek.com/Measurement/App_Notes/SONET/ (2001)
- Tektronik, Inc. <u>SDH Telecommunication Standard Primer</u>. [Online]. Available from: http://www.tek.com/Measurement/App_Notes/sdhprimer/ (2001)
- Razavi, B. <u>Design of Integrated Circuits for Optical Communications</u>. USA: McGraw-Hill, 2002
- 16. Heydari, P.; and Mohanavelu, R. Design of Ultrahigh-Speed Low-Voltage CMOS CML Buffers and Latches. <u>IEEE Transactions on Very Large Scale Integration (VLSI)</u> <u>Systems</u>. 12, 10 (OCTOBER 2004) : 1081-1093
- 17. Hasting, A. The Art of Analog Layout. Second Edition, USA: Pearson Prentice Hall, 2006
- 18. Razavi, B. Design of Analog CMOS Integrated Circuits. USA: McGraw-Hill, 200



บรรณานุกรม

- Mizuno, M.; Yamashina, M.; Furuta, K.; Igura, H.; Abiko, H.; Okabe, K.; Ono A.; and Yamada, H. A GHz MOS Adaptive Pipeline Technique Using MOS Current-Mode Logic. <u>IEEE Journal of Solid-State Circuits</u>. 31, 6 (MAY, 1996) : 784-791
- Ismail, A.H.; and Elmarsy, M.I. A low power design approach for MOS current mode logic. <u>Proceeding of IEEE International System-On-Chip Conference 2003</u>. (SEPTEMBER 2003): 143-146
- Jiang, J.; and Yuan, F.; A New CMOS Current-Mode Multiplexer for 10 Gbps Serial Links. <u>Analog Integrated Circuits and Signal Processing</u>. 44, 1 (JULY 2005) : 61-76
- Crain, E.; and Perrott, M. A Numerical Design Approach for High Speed, Differential, Resistor-Loaded, CMOS Amplifiers. <u>Proceeding of the 2004 International Symposium</u> <u>on Circuits and Systems (ISCAS '04)</u>. 5 (MAY 2004) : V-508 – V-511
- Hiok-Tiaq, Ng.; and Allstot, D.J. CMOS Current Steering Logic for Low-Voltage Mixed-Signal Integrated Circuits. <u>IEEE Transactions on Very Large Scale Integration (VLSI)</u> <u>Systems</u>. 5, 3 (SEPTEMBER 1997) : 301-308
- Green, M.M. CMOS Design Techniques for 10 Gb/s Optical Transceivers. <u>2003 International</u> <u>Symposium on VLSI Technology, Systems and Applications</u>. (2003) : 209-212
- Stojanovic, V.; and Oklobdzija, V.G. Comparative Analysis of Master-Slave Latches and Flip-Flops for High-Performance and Low-Power Systems. <u>IEEE Journal of Solid-State</u> <u>Circuits</u>. 34, 1 (APRIL 1999) : 536-548
- Usama, M.; and Kwasniewski, T.. Design and Comparison of CMOS Current Mode Logic Latches. <u>Proceedings of the 2004 International Symposium on Circuits and Systems</u> (ISCAS '04). 4 (MAY 2004) : IV-353 – IV-356
- Lei, Y.; Koukab, A.; and Declercq, M. Design and Optimization of CMOS Prescaler. <u>2005</u> <u>PhD Research in Microelectronics and Electronics</u>. 1 (JULY 2005) : 129-132
- Saez, R.T.L.; Kayal, M.; Declercq, M.; and Schneider, M.C. Design Guidelines for CMOS Current Steering Logic. <u>Proceeding of 1997 International Symposium on Circuits and</u> <u>Systems (ISCAS '97)</u>. 3 (JUNE 1997) : 1872-1875
- Hwang, M.W.; Hwang, J.T.; and Cho, G.H. Design of High Speed CMOS Prescaler.
 <u>Proceeding of the Second IEEE Asia Pacific Conference on Advanced System Integrated</u> <u>Circuits 2000 (AP-ASIC 2000)</u>. 1 (AUGUST 2000) : 87-90
สถาบันวิทยบริการ จุฬาลงกรณ์มหาวิทยาลัย

ภาคผนวก

ภาคผนวก ก. การคำนวณค่าเก็บประจุรวมของวงจร

ค่าตัวเก็บประจุรวม (C) ของวงจร ประกอบด้วย 2 ค่าเก็บประจุหลัก คือ ค่าเก็บประจุภายในที่ เกิดจากทรานซิสเตอร์ และค่าเก็บประจุเนื่องจากตัวต้านทาน สามารถประมาณค่าและคำนวณได้ ดังนี้

n.1. ค่าตัวเก็บประจุภายในที่เกิดจากทรานซิสเตอร์ (C_{r})

ในวงจรความถี่สูง ความเร็วในการเปลี่ยนแปลงสัญญาณของ MOSFET ขึ้นอยู่กับเวลาใน การอัดและคายประจุของตัวเก็บประจุภายในของทรานซิสเตอร์ สำหรับวงจรรวมขนาดใหญ่การ คำนวณค่าตัวเก็บประจุภายใน จะยากแก่การคำนวณได้โดยตรงและมีค่าน้อย ในการวิเคราะห์ค่าตัว เก็บประจุภายในนี้ ใช้การประมาณค่าคร่าวๆ จากขนาดของทรานซิสเตอร์และค่าคงที่ไดอิเล็กทริก (Dielectric constant) ค่าที่ได้จากการประมาณนี้มีค่าน้อยมากอยู่ที่ระดับเฟมโตฟารัด

้ ค่าตัวเก็บประจุภายในที่เกิดจากทรานซิสเตอร์ประกอบด้วย 3 ค่าตัวเก็บประจุ

1. ตัวเก็บประจุออกไซด์บาง (Thin-Oxide Capacitance)

ตัวเก็บประจุชนิดนี้เป็นตัวเก็บประจุที่สำคัญที่สุดในทรานซิสเตอร์ชนิด MOSFET เป็นตัวเก็บประจุที่อยู่ในชั้นออกไซด์บาง (Thin-Oxide) เป็นตัวเก็บประจุที่เกิดระหว่างแผ่น เกต และช่องนำกระแส มีสารไดอิเล็กทริกอยู่ตรงกลางตัวเก็บประจุดังรูปที่ ก-1



รูปที่ ก-1 โครงสร้างตัวเก็บประจุออกไซค์บางภายในทรานซิสเตอร์

ค่าตัวเก็บประจุ Thin-oxide สามารถประมาณได้จากสมการ (ก-1)

$$C_{g} = C_{gs} + C_{gd} + C_{gb} \tag{n-1}$$

ในการสร้างทรานซิสเตอร์จะมีช่วงซ้อนเหลื่อม ระหว่างขาเกตและช่องนำกระแส ดังนั้นตัวเก็บประจุเกต-ซอร์ส จึงประกอบด้วยค่าตัวเก็บประจุช่องเกต-ซอร์ส (Gate-to-Source Channel Capacitance, C_{gc}) และตัวเก็บประจุซ้อนเหลื่อมเกต-ซอร์ส (Gate-to-Source Overlap Capacitance, C_{gso}) อีกทางด้านหนึ่งตัวเก็บประจุเกต-เดรน ก็จะ ประกอบด้วยตัวเก็บประจุช่องเกต-เดรน (Gate-to-Source Channel Capacitance C_{gcd}) และ ตัวเก็บประจุซ้อนเหลื่อมเกต-เดรน (Gate-to-Source Overlap Capacitance, C_{gdo}) ดังสมการ ที่ (n-2) และ (n-3)

$$C_{gs} = C_{gcs} + C_{gso} \tag{f1-2}$$

$$C_{gd} = C_{gcd} + C_{gdo} \tag{n-3}$$

$$C_{gb} = C_{gcb} \tag{f1-4}$$

แทนค่าสมการ (ก-2), (ก-3) และ (ก-4) ลงในสมการ (ก-1)

$$C_{g} = \left(C_{gcs} + C_{gso}\right) + \left(C_{gcd} + C_{gdo}\right) + C_{gcb}$$
(fi-5)

$$C_{G} = \left(C_{gcs} + C_{gcd} + C_{gcb}\right) + C_{gso} + C_{gdo} \tag{f1-6}$$

$$C_{g} = C_{g} + C_{gso} + C_{gdo} \tag{n-7}$$

จากสมการ (ก-7) ค่าตัวเก็บประจุ C_g เป็นค่าเก็บประจุที่ไม่คงที่ขึ้นอยู่กับสภาวะการทำงาน ของทรานซิสเตอร์ เมื่อทรานซิสเตอร์ทำงานในย่านเชิงเส้นช่องนำกระแสงยายกว้างทั้งช่วง เครนและซอร์ส ทำให้ค่าตัวเก็บประจุเกต-เครนและค่าตัวเก็บประจุเกต-ซอร์ส มีค่าเท่ากัน $(C_{gcs} = C_{gcd} \approx \frac{1}{2}C_{ox}WL)$, เมื่อทรานซิสเตอร์ทำงานย่านอิ่มตัว ช่องนำกระแสจะกระจาย มาทางค้านซอร์สมากกว่าค้านเครน ดังนั้น $C_{gcs} \approx \frac{2}{3}C_{ox}WL$ และเมื่อทรานซิสเตอร์ไม่ ทำงาน $C_{gcs} = C_{gcd} = 0$ สรุปได้ดังตารางที่ ก-1

	Cut-Off	Linear	Saturate
C _{gcs}	0	$\frac{1}{2}C_{ox}WL$	$\frac{2}{3}C_{ox}WL$
C_{gcd}	0	$\frac{1}{2}C_{ox}WL$	0
C_{gcb}	$C_{ox}WL$	0	0

ตารางที่ ก-1 สรุปค่าตัวเก็บประจุเกตในแต่ละช่วงย่านการทำงาน

ส่วนค่าเก็บประจุซ้อนเหลื่อม C_{sso} และ C_{sdo} จากสมการ (ก-7) เป็นค่าเก็บประจุที่คงที่ขึ้นกับ กระบวนการผลิตคำนวณได้จากสมการ (ก-8) และ (ก-9)

$$C_{gso} = C_{GSO} W \tag{f1-8}$$

$$C_{gdo} = C_{GDO}W \tag{f1-9}$$

- โดยที่ C_{GSO} = ค่าเก็บประจุเกต-ซอร์สแบบซ้อนเหลื่อมต่อหน่วยความยาว (Gate-to-Source Overlap Capacitance per channel length) ขึ้นกับกระบวนการ ผลิต
 - C_{GDO} = ค่าเก็บประจุเกต-เดรนแบบซ้อนเหลื่อมต่อหน่วยความยาว (Gate-to-Drain Overlap Capacitance per channel length) ขึ้นกับกระบวนการผลิต

ดังนั้นค่าเก็บประจุ Thin-Oxide สามารถประมาณค่าได้จากสมการ (ก-10)

$$C_G = WLC_{ox} + C_{GSO}W + C_{GDO}W \tag{n-10}$$

2. ตัวเก็บประจุการแพร่ (Diffusion Capacitance)



รูปที่ ก-2 (ก) โครงสร้างภาพด้านบนของ NMOS (ข) โครงสร้างภาพตัดของ NMOS

ตัวเก็บประจุการแพร่ เป็นตัวเก็บประจุระหว่างรอยต่อพีหรือเอ็นกับซับเสตรท ใด้แก่ *C*_{sb} และ *C*_{db} พิจารณารูปที่ ก-2(ก) เป็นภาพด้านบนของ NMOS และรูปที่ ก-2(ข) เป็นภาพตัดของ NMOS ค่าเก็บประจุรอยต่อเกิดระหว่างพื้นที่การแพร่ (Diffusion Area) กับพีซับเสตรท สำหรับ NMOS ค่าเก็บประจุรอยต่อซอส/เดรนเป็นแบบเอ็นพลัสพี (n+ p Source/Drain Junction Capacitance) และเป็นแบบพีพลัสเอ็น (p+ n Source/Drain Junction Capacitance) สำหรับ PMOS ตัวเก็บประจุการแพร่สามารถคำนวณได้จากสมการ (n-11)

$$C_{diff} = C_{bottom} + C_{sidewall} + C_{gate-sidewall}$$
(fi-11)

จากสมการ (ก-11) ตัวเก็บประจุการแพร่ประกอบด้วยตัวเก็บประจุจุดต่อด้านล่าง (Bottom Junction Capacitance, C_{bottom}), ตัวเก็บประจุจุดต่อด้านข้าง (Sidewall Junction Capacitance, $C_{sidewall}$) และ ตัวเก็บประจุจุดต่อด้านข้างฝั่งเกต (Gate-Sidewall Junction Capacitance, $C_{gate-sidewall}$) ตัวเก็บประจุเหล่านี้คำนวณได้จากสมการ (ก-12), (ก-13) และ (ก-14)

$$C_{bottom} = C_j WY \left(1 + \frac{V_{sb,db}}{\phi_F} \right)^{-m_j}$$
(n-12)

$$C_{sidewall} = C_{jsw} \left(W + 2Y \right) \left(1 + \frac{V_{sb,db}}{\phi_F} \right)^{-m_{jsw}}$$
(fi-13)

$$C_{gate-sidewall} = C_{jswg} W \left(1 + \frac{V_{sb,db}}{\phi_F} \right)^{-m_{jswg}}$$
(n-14)

โดยที่ C_j = ค่าเก็บประจุจุดต่อด้านถ่างต่อหน่วยพื้นที่

(Bottom junction capacitance per unit area)

*m*_i = ค่าสัมประสิทธิ์คุณภาพตัวเก็บประจุจุดต่อด้านล่าง

- (Bottom junction capacitance grading coefficient)
- *C*_{*jsw} = ค่าเก็บประจุจุดต่อด้านข้างต่อหน่วยความยาว*</sub>

(Source/drain sidewall junction capacitance per unit length)

m_{isw} = ค่าสัมประสิทธิ์คุณภาพตัวเก็บประจุจุดต่อด้านข้าง

(Source/drain sidewall junction capacitance grading coefficient)

C_{jswg} = ค่าเก็บประจุจุดต่อด้านข้างฝั่งเกตต่อหน่วยความยาว
 (Sorce/drain gate sidewall junction capacitance per unit lenght)
 m. = ค่าสัมประสิทธิ์คณภาพตัวเก็บประจจดต่อด้านข้างฝั่งเกต

 ϕ_F = ค่าคงที่ Fermi Potential

้ค่าคงที่ Fermi Potential หาได้จากความสัมพันธ์

$$\phi_F = \phi_T \ln\left(\frac{N_{ch}}{n_i}\right) \tag{fi-15}$$

$$\phi_T = \frac{k_B T_{nom}}{q} \tag{f1-16}$$

$$n_i = 1.45 \times 10^{10} \left(\frac{T_{nom}}{300.15}\right)^{1.5} \exp\left(21.5565981 - \frac{E_{g0}}{2\phi_T}\right)$$
(n-17)

$$E_{g0} = 1.16 - \frac{7.02 \times 10^{-4} \times T_{nom}^2}{T_{nom} + 1108}$$
(n-18)

โดยที่	$\phi_{_T}$	=	Thermal voltage
	N_{ch}	=	Channel doping concentration (1/cm ³)
	n _i	=	Intrinsic carrier
	$k_{\scriptscriptstyle B}$	=	Boltzman constant (1.38 x 10 ⁻²³ J/K)
	T_{nom}	=	Temperature at which parameters are extracted (K)
	q	=	Electron Charge (1.6 x 10 ⁻¹⁹ Coulomb)
	$E_{g\theta}$	E	Energy bandgap at temperature T_{nom}

3. ตัวเก็บประจูเนื่องจากสาย (Wiring Capacitance)



รูปที่ ก-3 ตัวเก็บประจุที่เกิดจากสาย (ก) ตำแหน่งตัวเก็บประจุที่เกิดจากสายทั้งหมด (ข) โมเคลสำหรับคำนวณตัวเก็บประจุขอบและตัวเก็บประจุแผ่นขนาน

ตัวเก็บประจุที่เกิดจากสายประกอบด้วยค่าตัวเก็บประจุขอบ (Fringe Capacitance) เกิดระหว่างขอบและซับเสตรทและตัวเก็บประจุระแผ่นขนาน (Parallel-Plate Capacitance) แสดงดังรูปที่ ก-3(ก) ดังนั้นตัวเก็บประจุที่เกิดจากสายสามารถคำนวณได้ดังสมการ (ก-19)

$$C_{wire} = C_{pp} + C_{fringe} \tag{n-19}$$

แต่การคำนวณค่าเก็บประจุเนื่องจากสายจากรูปที่ ก-3(ก) ทำได้ยากดังนั้น จึงประมาณก่า ด้วยผลรวมของ 2 ตัวเก็บประจุ ดังรูปที่ ก-3(ข) ตัวเก็บประจุแผ่นขนานประมาณก่าโดย สนามไฟฟ้าเชิงตั้งฉาก (Orthogonal Field) ระหว่างสายความกว้าง w กับกราวน์ และ ตัว เก็บประจุขอบประมาณก่าโดยสายรูปทรงกระบอก มีเส้นผ่านศูนย์กลางเท่ากับความหนา ของสาย (H) ดังนั้นผลการประมาณก่าแสดงดังสมการ (ก-20)

$$C_{wire} = \frac{w\varepsilon_{di}}{t_{di}} + \frac{2\pi\varepsilon_{di}}{\log(t_{di}/H)}$$
(f)-20)

โดยที่ ε_{di} = สภาพขอมของชั้นใดอิเล็กตริก (Permittivity of Dielectric)

 t_{di} = ความหนาของชั้นไดอิเล็กตริก (Dielectric thickness)

w – H/2 เป็นค่าประมาณที่ให้ความแม่นยำสูง [JAN RABEY]

ก.2 ค่าตัวเก็บประจุเนื่องจากตัวต้านทาน (C_R)



รูปที่ ก-4 ตัวต้านทานและผังวงจรตัวต้านทาน

ในการวาดผังวงจรจะมีค่าตัวเก็บประจุเนื่องจากตัวต้านทาน ซึ่งสามารถประมาณค่าตัว ด้านทานได้จากสมการ (ก-21) โดยที่ *R*_s คือค่าคงที่ความด้านทาน (Sheet Resistance), *a* คือความ ยาวของตัวด้านทาน และ *b* คือความกว้างของตัวด้านทานดังรูปที่ ก-4

$$R = R_s \times \frac{a}{b} \tag{fi-21}$$

้ก่าตัวเก็บประจุเนื่องจากตัวต้านทาน (C_R) กำนวณได้จากสมการ (ก-22) โดยที่ C_p ดือก่ากงที่ตัวเก็บ ประจุต่อพื้นที่

$$C_{R} = C_{p} \times Area \tag{fi-22}$$

พื้นที่ของตัวเก็บประจุเท่ากับ *ab* นำไปแทนในสมการ (ก-22) ได้ผลลัพท์ดังสมการ (ก-23)

$$C_{R} = C_{p} \times ab \tag{fi-23}$$

สมการ (ก-21) หารด้วยสมการ (ก-23) ซึ่งในการวาดผังวงจรตัวต้านทานนั้นค่าความกว้าง (b) ของ ตัวต้านทานนั้น จะกำหนดให้มีค่าคงที่ค่าหนึ่งตลอดการออกแบบ ซึ่งสามารถเขียนสมการประมาณ ก่าตัวเก็บประจุเนื่องจากตัวต้านทานได้ดังสมการที่ (ก-24)

$$C_{R} = C_{p} \times b \left(\frac{R \times b}{R_{s}} \right) = \left(\frac{C_{p} b^{2}}{R_{s}} \right) R$$
 (n-24)



ภาคผนวก ข.

โมเดลกระบวนการผลิต TSMC 0.18 ใมโครเมตร

MOSIS PARAMETRIC TEST RESULTS

RUN: T29B (MM_NON-EPI)	VENDOR: TSMC
TECHNOLOGY: SCN018	FEATURE SIZE: 0.18 microns

INTRODUCTION : This report contains the lot average results obtained by MOSIS
from measurements of MOSIS test structures on each wafer of
this fabrication lot. SPICE parameters obtained from similar
measurements on a selected wafer are also attached.

COMMENTS: DSCN6M018_TSMC

TRANSISTOR PARAMETER	s W/L	N-CHANNEL	P-CHANNEL	UNITS
MINIMUM	0.27/0.18			
Vth		0.51	-0.51	volts
SHORT	20.0/0.18			
Idss		546	-256	uA/um
Vth		0.51	-0.51	volts
Vpt		4.8	-5.5	volts
WIDE	20.0/0.18			
Ids0		13.2	-6.7	pA/um
LARGE	50/50			
Vth		0.43	-0.42	volts
Vjbkd		3.2	-4.1	volts
Ijlk		<50.0	<50.0	PA
Gamma		0.53	0.62	V^0.5
K' (Uo*Cox/2)		171.4	-34.7	uA/V^2
Low-field Mobility		397.10	80.39	cm^2/V*s

COMMENTS : Poly bias varies with design technology. To account for mask and etch bias use the appropriate value for the parameters XL and XW in your SPICE model card.

Design Technology	XL	XW
9 1 N 126666 67 N 1 3	45	194
SCN6M_DEEP (lambda=0.09)	-0.02	-0.01
thick oxide	-0.03	-0.01
TSMC18	-0.02	0.00
thick oxide	-0.02	0.00
SCN6M_SUBM (lambda=0.10)	-0.04	0.00
thick oxide	-0.07	0.00

FOX TRANSISTORS	GZ	ATE	N+ACTIVE	P+ACT	IVE UNI	TS		
Vth	Po	oly	>6.6	<-б	.6 vol	ts		
PROCESS PARAMETERS	N+ACTV	/ P+ACTV	POLY N	+BLK PI	LY+BLK	MTL1	MTL2	UNITS
Sheet Resistance	6.7	7.5	7.8	59.2	337.1	0.08	0.08	ohms/sq
Contact Resistance	11.3	11.8	10.2				6.59	ohms
Gate Oxide Thicknes	s 40							angstrom
PROCESS PARAMETERS	MTL3	POLY_HR	I MTL4	MTL	5 MTL	.6 N_	WELL	UNITS
Sheet Resistance	0.08	1929.0	0.08	0.08	3 0.0	3	925	ohms/sq
Contact Resistance	11.97		17.82	23.86	5 26.2	8		ohms

COMMENTS: BLK is silic	ide blo	ck.										
CAPACITANCE PARAMETERS	S N+ACTV	P+ACTV	POLY	м1	м2	м3	м4	м5	мб	M5P	N_WELL	UNITS
Area (substrate)	971	1162	105	38	18	13	8	8	3		67	aF/um^2
Area (N+active)			8526	53	19	13	11	9	8			aF/um^2
Area (P+active)			8214									aF/um^2
Area (poly)				63	16	10	7	5	4			aF/um^2
Area (metall)					35	14	9	6	5			aF/um^2
Area (metal2)						37	14	9	6			aF/um^2
Area (metal3)							41	15	9			aF/um^2
Area (metal4)								38	13			aF/um^2
Area (metal5)									33	101	D	aF/um^2
Area (no well)	138											aF/um^2
Fringe (substrate)	258	203	-	5	59 !	53 4	42 3	23 -	2			aF/um
Fringe (poly)				66	38	28	23	20	17			aF/um
Fringe (metall)					53	34		22	19			aF/um
Fringe (metal2)						53	35	27	22			aF/um
Fringe (metal3)							53	35	28			aF/um
Fringe (metal4)								55	35			aF/um
Fringe (metal5)			716						57			aF/um
Overlap (N+active)			716									aF/um
Overlap (P+active)			679									aF/um

CIRCUIT PARAMETERS		UNITS
Inverters	K	
Vinv	1.0	0.75 volts
Vinv	1.5	0.79 volts
Vol (100 uA)	2.0	0.08 volts

70

Voh (100 uA)	2.0	1.62	volts
Vinv	2.0	0.83	volts
Gain	2.0	-24.39	
Ring Oscillator Freq.			
D1024_THK (31-stg,3.3V)		291.97	MHz
DIV1024 (31-stg,1.8V)		359.22	MHz
Ring Oscillator Power			
D1024_THK (31-stg,3.3V)		0.07	uW/MHz/gate
DIV1024 (31-stg,1.8V)		0.02	uW/MHz/gate

```
COMMENTS: DEEP_SUBMICRON
```

T29B SPICE BSIM3 VERSION 3.1 PARAMETERS SPICE 3f5 Level 8, Star-HSPICE Level 49, UTMOST Level 8

WAF: 6003

- * DATE: Dec 9/02
- * LOT: T29B
- * Temperature_parameters=Default

.MODEL CI	405	SN NMOS (LEVEL	=	49
+VERSION	=	3.1	TNOM	=	27	TOX	=	4E-9
+XJ	=	1E-7	NCH	=	2.3549E17	VTH0	=	0.3627858
+Kl	=	0.5873035	к2	=	4.793052E-3	К3	=	1E-3
+K3B	=	2.2736112	WO	=	1E-7	NLX	=	1.675684E-7
+DVTOW	=	0	DVT1W	=	0	DVT2W	=	0
+DVT0	=	1.7838401	DVT1	=	0.5354277	DVT2	=	-1.243646E-3
+U0	=	263.3294995	UA	=	-1.359749E-9	UB	=	2.250116E-18
+UC	=	5.204485E-11	VSAT	=	1.083427E5	A0	=	2
+AGS	=	0.4289385	в0	=	-6.378671E-9	B1	=	-1E-7
+KETA	=	-0.0127717	A1	=	5.347644E-4	A2	=	0.8370202
+RDSW	=	150	PRWG	=	0.5	PRWB	-	-0.2
+WR	=	1	WINT	=	1.798714E-9	LINT	=	7.631769E-9
+XL	=	-2E-8	XW	-	-1E-8	DWG	=	-3.268901E-9
+DWB	2	7.685893E-9	VOFF	=	-0.0882278	NFACTOR	=	2.5
+CIT	=	0	CDSC	=	2.4E-4	CDSCD	=	0
+CDSCB	=	0	ETA0	=	2.455162E-3	ETAB	=	1
+DSUB	=	0.0173531	PCLM	=	0.7303352	PDIBLC1	=	0.2246297
+PDIBLC2	=	2.220529E-3	PDIBLCB	=	-0.1	DROUT	=	0.7685422
+PSCBE1	=	8.697563E9	PSCBE2	=	5E-10	PVAG	=	0
+DELTA	=	0.01	RSH	=	6.7	MOBMOD	=	1
+PRT	=	0	UTE	=	-1.5	кт1	=	-0.11

+KT1L	=	0	КТ2	=	0.022	UA1	=	4.31E-9	
+UB1	=	-7.61E-18	UC1	=	-5.6E-11	AT	=	3.3E4	
+WL	=	0	WLN	=	1	WW	=	0	
+WWN	=	1	WWL	=	0	LL	=	0	
+LLN	=	1	LW	=	0	LWN	=	1	
+LWL	=	0	CAPMOD	=	2	XPART	=	0.5	
+CGDO	=	7.16E-10	CGSO	=	7.16E-10	CGBO	=	1E-12	
+CJ	=	9.725711E-4	PB	=	0.7300537	MJ	=	0.365507	
+CJSW	=	2.604808E-10	PBSW	=	0.4	MJSW	=	0.1	
+CJSWG	=	3.3E-10	PBSWG	=	0.4	MJSWG	=	0.1	
+CF	=	0	PVTH0	=	4.289276E-4	PRDSW	=	-4.2003751	
+PK2	=	-4.920718E-4	WKETA	=	6.938214E-4	LKETA	=	-0.0118628	
+PU0	=	24.2772783	PUA	=	9.138642E-11	PUB	=	0	
+PVSAT	=	1.680804E3	PETA0	=	2.44792E-6	PKETA	=	4.537962E-5)	
*									
.MODEL CI	NOS	SP PMOS (LEVEL	=	49	
+VERSION	=	3.1	TNOM	=	27	TOX	=	4E-9	
+XJ	=	1E-7	NCH	=	4.1589E17	VTH0	=	-0.4064886	
+Kl	=	0.5499001	к <mark>2</mark>	=	0.0389453	к3	=	0	
+K3B	=	11.4951756	w0	=	1E-6	NLX	=	9.143209E-8	
+DVTOW	=	0	DVT1W	=	0	DVT2W	=	0	
+DVT0	=	0.5449299	DVT1	=	0.3160821	DVT2	=	0.1	
+U0	=	117.9612996	UA	=	1.64867E-9	UB	=	1.165056E-21	
+UC	=	-1E-10	VSAT	=	2E5	A0	=	1.7833459	
+AGS	=	0.407511	в0	=	1.314603E-6	B1	=	5E-6	
+KETA	=	0.0137171	A1	=	0.4610527	A2	=	0.6597363	
+RDSW	=	364.9443889	PRWG	=	0.5	PRWB	=	-0.1129203	
+WR	=	1 101	WINT	=	0 9 9 9 9	LINT	=	2.007556E-8	
+XL	=	-2E-8	XW	=	-1E-8	DWG	=	-2.835566E-8	
+DWB	=	8.003075E-9	VOFF	-	-0.1064646	NFACTOR	=	2	
+CIT	2	0	CDSC	=	2.4E-4	CDSCD	=	0	
+CDSCB	=	0	ETA0	=	0.0141703	ETAB	=	-0.0398356	
+DSUB	=	0.4441401	PCLM	=	2.2364512	PDIBLC1	=	9.167645E-4	
+PDIBLC2	=	0.0209189	PDIBLCB	=	-9.568266E-4	DROUT	=	9.976778E-4	
+PSCBE1	=	1.731161E9	PSCBE2	=	5E-10	PVAG	=	14.337819	
+DELTA	=	0.01	RSH	=	7.5	MOBMOD	=	1	
+PRT	=	0	UTE	=	-1.5	KT1	=	-0.11	
+KT1L	=	0	KT2	=	0.022	UA1	=	4.31E-9	

+UB1	= -7.61E - 18	UC1	= -5.6E-11	AT	= 3.3E4	
+WL	= 0	WLN	= 1	WW	= 0	
+WWN	= 1	WWL	= 0	LL	= 0	
+LLN	= 1	LW	= 0	LWN	= 1	
+LWL	= 0	CAPMOD	= 2	XPART	= 0.5	
+CGDO	= 6.79E-10	CGSO	= 6.79E-10	CGBO	= 1E-12	
+CJ	= 1.176396E-3	РВ	= 0.8607121	MJ	= 0.4163285	
+CJSW	= 2.135953E-10	PBSW	= 0.6430918	MJSW	= 0.2654457	
+CJSWG	= 4.22E-10	PBSWG	= 0.6430918	MJSWG	= 0.2654457	
+CF	= 0	PVTH0	= 4.364418E-3	PRDSW	= 4.4192048	
+PK2	= 3.104478E-3	WKETA	= 0.0270296	LKETA	= 2.038008E-3	
+PU0	= -2.3639825	PUA	= -8.41675E-11	PUB	= 1E-21	
+PVSAT	= -50	PETA0	= 1E - 4	PKETA	= -1.444802E-3)



ภาคผนวก ค.

โปรแกรมสร้างลำดับบิตสุ่มเทียมด้วยภาษา C++

```
#include <iostream>
#include <iomanip>
#include <fstream>
#include <math.h>
//Define N shift register
#define N 31
//Define half Period of Signal
#define period 200e-12
//Define Rise/Fall Time
#define tr f 60e-12
int main()
double i,j,tmp;
double test_New_line_check;
double bit limit;
int a_temp;
double time_start,print_start,time_stop,print_stop,time_tmp;
double count;
//Initialize
        test New line check=0;
        tmp=\overline{0};
        time start = 0;
        print_start = 0;
        time_stop = 0;
        print stop = 0;
         time_tmp
                      = 0;
        count
                      = 1;
//Create File
        std::cout << "PSRB_Sequence Software where 2<sup>31</sup> - 1 " << std::endl;
std::ofstream ofile("test.txt");
        std::ofstream psrbfile("psrb_seq.txt");
        std::ofstream spfile("spice.txt");
//Total bit of PSRB
bit_limit=pow(2,N);
// bit_limit=10240*2;
if (!ofile.fail())
         {
                 std::cout << "Writing to file..." << std::endl;
ofile << "These are PSRB Sequence >> 2^" << N << " -1" << std::endl;
for (i=0; i<bit_limit; i++)</pre>
                 //xor N=31 bit c31,c3
                          if (a[31]==a[3])
                                  a[0]=0;
                          else
                                 a[0]=1;
                 //shift register
                          //Print to test.txt and psrb_seq.txt
    ofile << a[0];</pre>
                         ofile << a[0];
psrbfile << a[0];
                 //Calculate to spice file
                          if (i>0)
                                  if (a_temp == a[0])
                                  count++;
else if (a_temp != a[0])
                                           time_start = time_tmp;
                                           print_start = time_start+0.5*tr_f;
                                           time_stop = count*period+time_start;
```

```
print_stop = time_stop-0.5*tr_f;
time_tmp = time_stop;
                                          count=1;
                                //convert and print to spice.txt
    if (a_temp==0)
                                           {
                                                     spfile << "+"</pre>
                                                                    << std::scientific
                                                     << std::scientific
<< print_start
<< " low,";
spfile << std::scientific
<< print_stop
<< " low,";</pre>
                                                     spfile << std::endl;</pre>
                                           else if (a_temp==1)
                                           {
                                                     spfile << "+"</pre>
                                                                    << std::scientific
<< print_start
<< " high,";
                                                     spfile << std::scientific</pre>
                                                                    << print_stop
<< " high,";
                                                     spfile << std::endl;</pre>
                                           }
          if (test_New_line_check==N)
{
          //N bit New line
                                test_New_line_check=0;
                               ofile <<std::endl;
                     }
                     élse
                                test_New_line_check++;
          }
}
élse
          std::cout <<"Cannot open";</pre>
return 0;
```

}

ภาคผนวก ง. บทความที่ได้รับการตีพิมพ์ใน

Proceeding of the 2006 Electrical Engineering/ Electronics, Computer

Telecommunications and Information Technology (ECTI)

International Conference



A 10 Gb/s MCML Multiplexer / Demultiplexer for High Speed Communication.

Weerayut Amphaiwikrai, Ekachai Leelalasmee and Boonchuay Suphmonchai

Dept.of Electrical Engineering, Chulalongkorn University, Phayathai Road, Patumwan, Bangkok, 10330, Thailand 47704648@student.netserv.chula.ac.th, Ekachai.L@chula.ac.th, Boonchuay.S@chula.ac.th

ABSTRACT

Design of a 10 Gb/s Multiplexer/Demultiplexer circuit using MOS Current Mode Logic (MCML) technique is proposed. The multiplexer circuit employs a master latch and a master-slave latch instead of the master-slave and master-slave-master latch which are used in the conventional design. The demultiplexer circuit is designed accordingly to match the proposed multiplexer. Both circuits are simulated and verified using HSPICE in a TSMC 0.18-µm CMOS technology at the 10 Gb/s data rate and 1.8-V supply voltage. The simulation shows that both circuits consume power of about 10 and 12 mW, which are less than other previous designs.

Keywords: Multiplexer, Demultiplexer, MOS current mode logic, High speed serial communication.

1. INTRODUCTION

At present, the serial data communication system can operate at a data rate up to 10 Gb/s. The high speed communication becomes more and more important because of increasing data consumption and performance of system (e.g., satellite and optical communication). The integrated circuits at such high speed has been produced in MESFETs, GaAs, HBTs, InP, BiCMOS technology. The power consumption of the ICs based on these technologies, however, is very large because of high supply voltage and large driving current [5-6].

Fig. 1 shows a typical structure of the high speed serial data communication. At the sending end, the multiplexer couples multiple inputs of low speed data stream into a single output of high speed serial data stream, which is then injected into the media. At the receiving end, the demultiplexer receives the high speed serial data stream from the media and decouples it into as many low speed data streams as there are on the sending sides. The operation of the demultiplexer normally requires the clock extracted and regenerated from the data stream for synchronization.



Fig.1: Multiplexer and Demultiplexer Diagram.

In this work we use CMOS technology because of its low power consumption and low cost. We propose a novel design of high speed multiplexer using master latch and master-slave latch instead of master-slave latch and master-slave-master latch in typical designs to decrease power consumption and save area.

2. MOS CURRENT MODE LOGIC (MCML)

MCML [1] consists of three main components: pullup network, pull-down network, and current source. The pull-up network can be implemented using either resistors or active PMOS loads. The inputs to the pull-down network as well as the outputs are fully differential logic.

A MCML inverter/buffer circuit, shown in Fig. 2, operates on a steering current (I_{SS}), which flows only to one side of the pull-up network (R). The outputs of the circuit depend on a logic implemented by the pull-down network. The voltage at an output reaches V_{dd} while the other drops across load R, and vice versa. If the loads are resistors, logic high will be at V_{dd} and low at V_{dd} - $I_{SS}R$.

MCML does not provide a rail to rail swing. In fact, it has a lower swing than any other logic families. Low swing is suitable for circuits operating at high speed, which needs low rise/fall time and delay. With its reduced swing, MCML also consumes less power.



Fig.2: MCML inverter/buffer circuit.

Design parameters of MCML circuits are delay (t_d) , power consumption (P), voltage swing (ΔV) , and DC voltage gain (A_v) .

Using small signal model such as in Fig. 3, we can approximate t_d using first-order *RC* model to be,

$$t_d = 0.69RC \tag{1}$$

where C is the total load capacitance and is given by

$$C = C_{gd1} + C_{db1} + C_L \tag{2}$$

ECTI-CON 2006			
The 2006 ECTI International Conference			
372			



Fig.3: Inverter/buffer equivalent small-signal half-circuit.

MCML circuit consumes static power because of its use of constant current source. The power is given by

$$P = I_{SS} V_{dd} \tag{3}$$

When MCML operates at 2 GHz or higher, it consumes less power than conventional CMOS. This can be verified by HSPICE simulation in Fig. 4.



Fig.4: Power consumption as a function of frequency

Voltage swing of MCML circuits is expressed as

$$\Delta V = I_{SS}R\tag{4}$$

In practice, ΔV is not equal to $I_{SS}R$ due to the effect of leakage current on the other load side.

DC Voltage gain, defined at the voltage midswing, is an important parameter in stability control and regeneration of the MCML circuits. For the MCML inverter/buffer circuit, the gain (A_v) is expressed as

$$A_{\nu} = g_{m1}R = \Delta V \sqrt{\mu_n C_{ox} \frac{W_1}{L_1} I_{SS}}$$
⁽⁵⁾

where g_{m1} is the transconductance of M1, μ_n is the electron mobility, C_{ox} is the MOS oxide capacitance, and W_l/L_l is the ratio of the width to the length of M1.

3. High-Speed Multiplexer 2:1

A general structure of the high speed multiplexer 2:1 is shown in Fig. 5(a). It consists of a MCML master-slave latch, a MCML master-slave-master latch, and a MCML MUX 2:1. D1 and D2 are two in-phase differential 5-Gb/s input signals. Latch pairs L1-L2 and L3-L4 work as flip-flops for retiming data. Latch L5 is need to delay input data for half clock cycle since MCML MUX 2:1 samples D1 during clock high and D2 during clock low. The data streams are then multiplexed by the MCML MUX 2:1 to produce a 10-Gb/s output.

We propose a novel design of the high-speed multiplexer 2:1, as shown in Fig. 5(b). It consists of a master latch and master-slave latch and a MCML MUX 2:1. Latch L1 and L2 are used for retiming data and their

outputs are sensed only when the 5-GHz clock signal (CK) is low. Latch L3 shifts the data by 180° before the data streams are multiplexed. By reducing latch stages, our proposed design decreases the overall power consumption.



Fig.5: High speed multiplexer 2:1 (a) General MUX (b) Proposed MUX

4. MCML MUX 2:1

Fig. 6 shows the schematic diagram of a MUX 2:1 circuit based on the two-level MCML architecture. It consists of four parts: 1) Data path transistors (M1-M4). 2) Data selection transistors (M5 and M6). 3) Current source (I_{SS}) and 4) Resistor loads. The differential data input (D1 and D2) are multiplexed by the clock selection signal (CK). When CK is high, only M5 is on (M6 is cutoff) so output is D1. When CK is low, M6 is on so output is D2. The output of the multiplexer requires a low voltage gain because it operates at high frequency.



Fig.6: MCML MUX 2:1 (a) Block (b) Schematic

In analysis [4], the small signal model is used. Delay is obtained by applying constant clock signal and changing input signals as appropriate.



Fig.7: Equivalent half circuit of MCML MUX 2:1 gate

The delay of the MCML MUX 2:1 can be evaluated by considering its half equivalent circuit, as shown in Fig. 7, where the total capacitance is given by

$$C = C_{gd1} + C_{db1} + C_{gd3} + C_{db3} + C_L \tag{6}$$

where g_{ml} is the transconductance of M1, C_{gd} and C_{db} are the gate-drain overlap and drain-bulk capacitances,

ECTI-CON 2006 The 2006 ECTI International Conference

373

respectively. C_L is the sum of wiring capacitance and input capacitance of the driven logic gates.

The DC voltage gain of MCML MUX2:1 is given by

$$A_{v} = \frac{Rg_{m1}g_{m5}}{g_{m1} + g_{m5}}$$

$$= \frac{R\mu_{n}C_{ox}\frac{W_{5}}{L_{5}}V_{DS,5}\sqrt{2\mu_{n}C_{ox}\frac{W_{1}}{L_{1}}I_{SS}}}{\mu_{n}C_{ox}\frac{W_{5}}{L_{5}}V_{DS,5} + \sqrt{2\mu_{n}C_{ox}\frac{W_{1}}{L_{1}}I_{SS}}}$$
(7)

where V_{DS} is the drain-source voltage.

5. MCML Latch

Fig. 8 shows the schematic diagram of a MCML latch circuit which is a two level architecture. It consists of five parts: 1) Resistor loads, 2) Sense part (M1 and M2), 3) Store part (M3 and M4), 4) Mode selection part (M5 and M6), and 5) Current source.



Fig.8: MCML Latch

M5 and M6 are the selection mode transistors which perform alternately. When M5 is ON (M6 is OFF), the MCML latch operates in the sense mode and the output voltage (Out) follows V1. When M6 is ON (M5 is OFF), the latch operates in the store mode. The output retains its voltage to the level of the sensed data.



Fig.9: Equivalent half circuit of MCML Latch

Fig. 9 is the equivalent half circuit small signal model of MCML latch used in our analysis. The delay can be evaluated according to (1), where the total capacitance, for this case, is given by

$$C = C_{gd1} + C_{db1} + C_{gd3} + C_{db3} + C_{gd4} + C_{gs4} + C_L$$
(8)

 C_{gd} , C_{gs} , and C_{db} are the gate-drain overlap, gate-source overlap, and drain-bulk capacitances of the involving transistors, respectively. C_L is the sum of wiring capacitance and input capacitance of the driven gates.

In order to guarantee the stability and regeneration in cascaded circuits A_{ν} should be kept as large as possible (theoretically, $A_{\nu} = 1$). A_{ν} can be increased by either increasing g_m or R, resulting, however, in larger delay. For performance and regeneration/stability, a 50-60% above unity gain is used in this work.

6. MCML DEMUX 1:2

The MCML DEMUX 1:2, shown in Fig. 10, consists of two master-slave latches and buffers. The master-slave latches are clocked at 5 GHz while the input (In) is a 10 Gb/s data stream. To sample every bit of the 10 Gb/s input data, the clock of one master-slave latch must be in phase with CK while the other is in opposite phase.



Fig.10: MCML DEMUX 1:2

7. APPLICATIONS

The high speed multiplexer 2:1 and demultiplexer 1:2 are basic building blocks to build higher order multiplexer and demultiplexer. Examples of a high speed multiplexer 4:1 and a high-speed demultiplexer 4:1 are shown in Fig. 11 and 12, respectively.



Fig 11: High Speed Multiplexer 4:1 architecture



Fig 12: High Speed Demultiplexer 1:4 architecture

In Fig. 11 and Fig. 12, additional components which are required are flip-flops and dividers by 2. The flip-flop is a master-slave latch used for retiming data and buffering. The divider, shown in Fig. 13, consists of two



latches cascaded in negative feedback and a differentialmode buffer. The output clock of the divider is half the frequency of its input clock.



Fig.13: Divider by 2 architecture

7. SIMULATION AND RESULT

A TSMC 0.18- μ m CMOS process is used in designing our proposed high speed multiplexer (Fig. 5(b)) and demultiplexer (Fig. 10). All circuits are simulated and verified using HSPICE BSIM3 model. The supply voltage is 1.8 V and the input clock is 5 GHz with a swing of 2 x 850 mV. Simulation results are summarized in table 1.

Table 1: Result of Proposed Multiplexer/Demultiplexer

	MCML Proposed MUX 2:1	MCML DEMUX 1:2
Supply	1.8 V	
Data rate	10 Gb/s	
Input Swing	2 x 200 mV	2 x 200 mV
Clock Swing	2 x 850 mV	
Output Swing	2 x 250 mV	2 x 240 mV
Delay	17.8 ps	42.4 ps
Total Current	5.6 mA	6.5 mA
Power	10.0 mW	12.9 mW
Eye Diagram	2 x 230 mV	-
Jitter	18.4 ps	AL WIND

Fig. 14 shows the HSPICE timing simulation of the 2:1 multiplexer where the delay is found to be about 17.8 ps. Eye diagram, shown in Fig. 15, is fully opened at 2 x 225 mV.



Fig.14: 2:1 Multiplexer Simulation Result



Fig.15: Eye Diagram of the proposed Multiplexer.

The HSPICE simulation of the 1:2 demultiplexer is shown in Fig. 16. The input to the circuit is the 10 Gb/s

data output from our proposed MUX 2:1. From the simulation, we see that the proposed DEMUX can correctly demultiplex the input to give the output data stream matching D1 and D2 in Fig. 15. The outputs have a swing of about 240 mV. It should be noted that in this case the buffer is designed as a two-stage buffer.



Fig.16: 1:2 Demultiplexer Simulation Result

8. CONCLUSION

Table 2 compares the performance of various CMOS designs. We estimate that our proposed design of high speed multiplexer/demultiplexer consumes lower power than the others.

Table 2:Performance Comparison					
	[3]	[5]	Proposed (Estimate)		
Device	Mux 8:1/Demux1:8	Mux 8:1	Mux 8:1/Demux1:8		
Data rate	10 Gb/s	6.4 Gb/s	10 Gb/s		
Supply	2.2-V/2.0-V	1.8-V	1.8-V		
Power	102mW/112mW	84mW	80mW/101mW		

9. ACKNOWLEDGEMENT

This work is supported by a research grant from the Rachadaphisek Somphot Endowment.

10. REFERENCES

- [1] A.P.Chandrakasan and R.W. Broderson, "Minimizing Power Consumption in Digital CMOS Circuits", *Proceeding of the IEEE*, Vol. 83, No.4, pp.498–523, 1995.
- [2] M. Mizuno, M. Yamashina, K. Furuta, H. Igura, H. Abiko, K. Okabe and A. Ono, "A GHz MOS Adaptive Pipeline Technique using MOS Current Mode Logic", *IEEE Journal* of Solid-State Circuits, Vol. 31, No.6, pp.784-791, 1996.
- [3] A. Tanabe, M. Umetani, I. Fujiwara, T. Ogura, K. Kataoka, M. Okihara, H. Sakuraba, T. Endoh and F. Masuoka, "0.18μm CMOS 10-Gb/s Multiplexer/ Demultiplexer ICs Using Current Mode Logic with Tolerance to Threshold Voltage Fluctuation", *IEEE Journal of Solid-State Circuits*, Vol. 36, No.6, pp.988-996, 2001.
- [4] M. Alioto and G. Palumbo, "Design of MUX, XOR and D-Latch SCL Gates", *Proceedings of the 2003 International Symposium (ISCAS '03)*, Vol. 5 pp.V-261 – V-264, 2003.
- [5] A. Shimyo, M. Hashimoto and H. Onodera, "Design and Measurement of 6.4 Gbps 8:1 Multiplexer in 0.18-μm CMOS Process", *Proceedings of the Asia and South Pacific* 2005 (ASP-DAC 2005), Vol. 2, pp.D9– D10, 2005.
- [6] N. Yoshida, M. Fujii, T. Atsumo, K. Numata, S. Asai, M. Kohno, H. Oikawa, H. Tsutsui, and T. Maeda, "Low-power-consumption 10-Gb/s GaAs 8:1 multiplexer/1:8 demultiplexer", *IEEE GaAs IC Symp*, pp.113–116, 1997.



ประวัติผู้เขียนวิทยานิพนธ์

นายวีรยุทธ อำไพวิกรัย เกิดเมื่อวันที่ 5 มิถุนายน พ.ศ.2525 ที่จังหวัดยะลา สำเร็จการศึกษา ระดับปริญญาวิศวกรรมศาสตรบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า จากคณะวิศวกรรมศาสตร์ มหาวิทยาลัยเกษตรศาสตร์ในปีการศึกษา 2547 และเข้าศึกษาต่อในหลักสูตรวิศวกรรมศาสตร มหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า แขนงวิชาการออกแบบและประยุกต์วงจรรวม ที่คณะ วิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย ในปีการศึกษา 2549

