


## การประมวลผลสัญญาณดิจิทัล

### 4.1 ตัวประมวลผลสัญญาณดิจิทัล (Digital Signal Processor)

ตัวประมวลผลสัญญาณดิจิทัลหรือเรียกย่อกันว่า ดีเอสพี เป็นวงจรรวมที่ถูกรวมแบบขึ้นมาเป็นพิเศษเพื่อให้มีความเหมาะสมในการประมวลผลสัญญาณดิจิทัล ลักษณะพิเศษที่เป็นคุณสมบัติร่วมของดีเอสพีทุกตระกูลก็คือ มีความสามารถในการคำนวณทางคณิตศาสตร์ได้อย่างรวดเร็ว ทั้งนี้ก็เพื่อให้มันสามารถประมวลผลกับสัญญาณอินพุตที่รับเข้ามาและส่งออกได้ทันเวลา ในปัจจุบันมีดีเอสพีที่ใช้กันอย่างกว้างขวางอยู่หลายตระกูลด้วยกันได้แก่ ตระกูล TMS320CXXXX ของบริษัทเท็กซัสอินสตรูเมนต์ (TI) ตระกูล ADSP2100 ของบริษัทแอนาล็อกดีไวส์ ตระกูล 56000 ของบริษัทโมโตโรลา และยังมีดีเอสพีในตระกูลอื่นๆ ของอีกหลายบริษัท ทุกบริษัทต่างก็มุ่งพัฒนาดีเอสพีเพื่อให้มีความสามารถในการประมวลผลสัญญาณด้วยประสิทธิภาพสูง แต่ตระกูลที่ได้รับความนิยมและใช้กันอย่างแพร่หลายมากที่สุดในปัจจุบันคือ ตระกูล TMS320X ของบริษัทเท็กซัสอินสตรูเมนต์ นิยมใช้กันในวงการอุตสาหกรรมและระบบสื่อสารโทรคมนาคม

บริษัทเท็กซัสอินสตรูเมนต์ได้ทำการผลิตดีเอสพีตระกูล TMS320CX ตั้งแต่ปี ค.ศ. 1983 จนถึงปัจจุบันแบ่งออกเป็นสองกลุ่มคือ ดีเอสพีแบบจุดตรึง (Fixed-point) ได้แก่อนุกรมเบอร์ C1x C2x C2xx C5x C54x C62x C64x และดีเอสพีแบบจุดลอย (Floating-point) ได้แก่อนุกรมเบอร์ C3x C4x C67x รูปที่ 4.1 แสดง วิวัฒนาการของดีเอสพีตระกูล TMS320x

จุดที่แตกต่างกันของดีเอสพีทั้งสองแบบก็คือแบบจุดลอยจะสามารถคำนวณได้ทั้งแบบเลขจำนวนเต็มและเลขทศนิยมเพราะจะมีหน่วยประมวลผลเชิงคณิตศาสตร์ที่สามารถคำนวณเลขทศนิยมได้โดยตรง จึงทำให้สามารถคำนวณได้อย่างรวดเร็วและไม่ต้องคำนึงถึงเรื่องการเกิดการล้นของข้อมูล (Overflow) เพราะสามารถแสดงเลขได้ทั้งแบบเอ็กโพเนนต์ (exponent) และแบบแมนติสซา (mantissa) ซึ่งคุณสมบัติข้อดีหลายๆ อย่างที่กล่าวมามีอยู่ในดีเอสพีตระกูล TMS320C6000 ซึ่งเป็นดีเอสพีรุ่นใหม่ล่าสุดของเท็กซัสอินสตรูเมนต์ ที่ผลิตขึ้นมาใช้สำหรับงานที่ต้องการความเร็วในการคำนวณสูง เหมาะสำหรับการใช้งานในด้านการสื่อสาร โทรศัพท์มือถือ โมเด็ม การประมวลผลภาพ ตัวประมวลผลสัญญาณดิจิทัลในตระกูล TMS320C6000 มีหลายเบอร์ เช่น TMS320C62x TMS320C64x TMS320C67x ซึ่งแต่ละเบอร์ก็จะมีข้อดีข้อเสียแตกต่างกันออกไป ดังนั้นในการเลือกจึงขึ้นอยู่กับความเหมาะสมในการนำไปประยุกต์ใช้งาน ในการทำวิจัยครั้งนี้เลือกใช้เบอร์ TMS320C6711 มีโครงสร้างแสดงดังรูปที่ 4.2



รูปที่ 4.1 วิวัฒนาการของดีเอสพีตระกูล TMS320x


#### 4.1.1 คุณสมบัติของตัวประมวลผลสัญญาณดิจิทัล TMS320C6711

ตัวประมวลผลเบอร์ TMS320C6711 เป็นหนึ่งในอนุกรม TMS320C6000 เป็นตัวประมวลผลที่มีความสามารถและคุณสมบัติดังต่อไปนี้

1. เป็นตัวประมวลผลสัญญาณดิจิทัลแบบจุดลอย (Floating-point)
2. มีโครงสร้างสถาปัตยกรรมภายในแบบ VLIW (Very long instruction word) : ซึ่งมีคุณสมบัติดังนี้
  - 2.1 มีลักษณะของชุดคำสั่งเป็นแบบ RISC (Reduced instruction set computing)
  - 2.2 หน่วยของการคำนวณทางคณิตศาสตร์และลอจิก (ALU) 8 หน่วย ที่มีการทำงานที่อิสระต่อกัน
    - มีหน่วยการคำนวณทางคณิตศาสตร์และลอจิกสำหรับการคำนวณแบบจุดลอยและจุดตรึง 4 หน่วย
    - มีหน่วยการคำนวณทางคณิตศาสตร์และลอจิกสำหรับการคำนวณแบบจุดตรึง 2 หน่วย
    - มีหน่วยสำหรับการคูณทั้งแบบจุดลอยและจุดตรึง 2 หน่วย
    - มีรีจิสเตอร์ที่ใช้งานทั่วไปในการโหลดและเก็บข้อมูล ขนาด 32 บิตทั้งหมด 32 ตัว
  - 2.3 สามารถประมวลผลคำสั่งขนาด 32 บิต ได้มากถึง 8 คำสั่งต่อ 1 สัญญาณนาฬิกา

3. สนับสนุนการทำงานเลขทศนิยมแบบ Single-precision (32 บิต) และ แบบ double-precision (64 บิต) ตามมาตรฐานของ IEEE
4. ความสามารถในการประมวลผล
  - รองรับสัญญาณนาฬิกาได้มากถึง 150 MHz
  - เวลาในการทำงาน 6.7 ns ต่อคำสั่ง
  - ประมวลผลคำสั่งแบบจุดลอยได้มากถึง 900 MFLOPS
5. โครงสร้างหน่วยความจำภายในตัวประมวลผลเป็นแบบแคช
  - 32 kbits L1D Data Cache
  - 32 kbits L1P Program Cache
  - 512 kbits L2 Cache
6. ความสามารถเกี่ยวกับการติดต่อหน่วยความจำภายนอกชิป
  - การติดต่อหน่วยความจำภายนอกขนาด 32 บิต
  - สนับสนุนการเชื่อมต่อหน่วยความจำแบบซิงโครนัส เช่น SRAM และ EPROM
  - สนับสนุนการเชื่อมต่อหน่วยความจำแบบอะซิงโครนัส เช่น SDRAM และ SBSRAM
  - สามารถเชื่อมต่อกับหน่วยความจำภายนอกได้มากถึง 4 Gbytes
7. มีความสามารถในการเข้าถึงข้อมูลแบบ Enhanced Direct-Memory-Access (EDMA)
8. สนับสนุนการเชื่อมต่อพอร์ตคอมพิวเตอร์(Host-port interface : HPI) ขนาด 16 บิต
9. มีพอร์ตอนุกรมแบบมัลติแชนแนล 2 พอร์ต (McBSPs0,McBSPs1)
  - สนับสนุนมาตรฐาน AC97
  - สนับสนุนการเชื่อมต่อกับอุปกรณ์รอบข้างแบบอนุกรม(SPI)
10. มีไทมเมอร์ใช้งานทั่วไปขนาด 32 บิต 2 ตัว
11. สนับสนุนมาตรฐาน IEEE-1149.1 (JTAG)
12. มีขนาด 256 ขา ตัวถังแบบ Ball Grid Array (BGA)
13. เทคโนโลยีแบบ C-MOS ขนาด 0.18 micron/5 level
14. ใช้แรงดันขนาด 3.3 V สำหรับอุปกรณ์อินพุตเอาต์พุตและขนาด 1.8 V สำหรับ CPU





รูปที่ 4.2 บล็อกไดอะแกรมของ TMS320C6711

#### 4.1.2 การเชื่อมต่อกับหน่วยความจำและอุปกรณ์ภายนอก

TMS320C6711 มีขาสัญญาณแอดเดรสขนาด 32 บิตจึงสามารถติดต่อกับหน่วยความจำภายนอกได้ถึง 4 Gbytes ( $2^{32}$ ) ผังหน่วยความจำ แสดงดังตารางที่ 4.1 ซึ่งประกอบด้วยหน่วยความจำโปรแกรมภายใน(internal program memory) หน่วยความจำข้อมูลภายใน(internal data memory) ส่วนของการติดต่อกับอุปกรณ์รอบข้างภายใน (internal peripherals) เช่น HPI , McBSP Timer , และ EDMA เป็นต้น และส่วนของการติดต่อกับหน่วยความจำภายนอกซึ่งใช้ชื่อเป็น CE0, CE1, CE2, CE3 ฯลฯ CE0 เป็น SDRAM ขนาด 16 Mbytes , CE1 เป็น ROM 8 บิตและ I/O ขนาด 128 Kbytes CE2 และ CE3 เป็นหน่วยความจำขนาด 256 Mbytes

ตารางที่ 4.1 มังการเชื่อมต่อกับหน่วยความจำของ TMS320C6711

Address	Memory Map	Size(byte)
0000 0000	Internal RAM(L2)	64K
0001 0000	Reserved	24M
0180 0000	EMIF control regs	32
0184 0000	Cache Configuration regs	4
0184 4000	L2 base addr & count regs	32
0184 4020	L1 base addr & count regs	32
0184 5000	L2 flush & clean regs	32
0184 8200	CE0 mem attribute regs	16
0184 8240	CE1 mem attribute regs	16
0184 8280	CE2 mem attribute regs	16
0184 82C0	CE3 mem attribute regs	16
0188 0000	HPI control regs	4
018C 0000	McBSP0 regs	40
0190 0000	McBSP1 regs	40
0194 0000	Timer0 regs	12
0198 0000	Timer1 regs	12
019C 0000	Interrupt selector regs	12
01A0 0000	EDMA parameter RAM	2M
01A0 FFE0	EDMA control regs	32
0200 0000	QDMA regs	20
0200 0020	QDMA psuedo-regs	20
3000 0000	McBSP0 data	64M
3400 0000	McBSP1 data	64M
8000 0000	CE0,SDRAM	16M
9000 0000	CE1 8 bit ROM	128K
9008 0000	CE1 ,8 bit I/O port	4
A000 0000	CE2-Daughtercard	256M
B000 0000	CE3-Daughtercard	256M


#### 4.1.3 การสื่อสารข้อมูลผ่านพอร์ตอนุกรมกับอุปกรณ์ภายนอก

TMS320C6711 มีพอร์ตอนุกรมที่เรียกว่า Multichannel buffered serial port (McBSP) อยู่ 2 พอร์ตคือ McBSP0 McBSP1 เพื่อให้ในการสื่อสารข้อมูลแบบอนุกรมกับอุปกรณ์ภายนอก พอร์ตอนุกรมนี้อาจมีคุณสมบัติดังต่อไปนี้

1. การสื่อสารเป็นแบบสองทิศทาง (Full-duplex)
2. มีรีจิสเตอร์บัฟเฟอร์สำหรับเก็บข้อมูลแบบดับเบิล จึงทำให้สามารถรับส่งข้อมูลได้อย่างต่อเนื่อง
3. สามารถเชื่อมต่อกับชิปแอนาลอก (analog interface chips) หรืออุปกรณ์การติดต่อแบบอนุกรมได้โดยตรงตามมาตรฐานอุตสาหกรรมเช่น SPI AC97

4. สนับสนุนการบีบอัดข้อมูลโดยใช้ A-Law u-Law
5. สัญญาณนาฬิกาภายในโปรแกรมได้ เพื่อเลือกความเร็วในการส่ง

พอร์ตอนุกรม McBSP แต่ละพอร์ตจะประกอบด้วยส่วนของข้อมูล (Data path) และส่วนของการควบคุม (Control path) เพื่อใช้ในการติดต่อกับอุปกรณ์ภายนอก ซึ่งแสดงในรูปที่ 4.3 ส่วนของข้อมูลที่ติดต่อกับอุปกรณ์ภายนอกนั้นหาสัญญาณที่ใช้ในการติดต่อจะแยกจากกันระหว่างการรับข้อมูล (Reception) และการส่งข้อมูล (Transmission)



รูปที่ 4.3 บล็อกไดอะแกรมของพอร์ตอนุกรม (McBSP)

การรับส่งจะเป็นแบบสองทิศทางคือสามารถทั้งรับ-ส่งในเวลาพร้อมๆ กันได้ ในส่วนของการรับข้อมูลจะประกอบด้วยรีจิสเตอร์ 3 ตัว และการส่งข้อมูลจะประกอบด้วยรีจิสเตอร์ 2 ตัว การรับข้อมูลนั้น ข้อมูลจะเข้ามาทางขา DR (Data Receive) และข้อมูลก็จะถูกเลื่อนเข้าสู่รีจิสเตอร์ RSR (Receive Shift Register) (โดยที่ข้อมูลที่ส่งเข้ามาอาจจะมีขนาด 8,12,16,24,32 บิต) รีจิสเตอร์ RSR จะส่งข้อมูลไปยังรีจิสเตอร์ RBR (Receive Buffer Register) ถ้าข้อมูลที่รีจิสเตอร์ RBR ยังไม่เต็ม หลังจากนั้นรีจิสเตอร์ RBR ก็จะถูกส่งข้อมูลไปยังรีจิสเตอร์ DRR(Data




Receive Register) (นอกจากว่าข้อมูลใน DRR ยังไม่ได้ถูกอ่านออกไปโดย CPU หรือ DMA รีจิสเตอร์ RBR ถึงจะยังไม่ส่งข้อมูลไปที่รีจิสเตอร์ DRR) จากนั้นข้อมูลก็จะถูกอ่านไปโดย CPU หรือ DMA

การส่งข้อมูลนั้น ข้อมูลจะถูกเขียนออกไปโดย CPU หรือ DMA ส่งไปยังรีจิสเตอร์ DXR(Data Transmit Register) ถ้าสมมติว่าในขณะนั้นไม่มีข้อมูลในรีจิสเตอร์ XSR (Transmit Shift Register) ข้อมูลจากรีจิสเตอร์ DXR ก็จะถูกส่งไปยังรีจิสเตอร์ XSR แต่ถ้าข้อมูลที่รีจิสเตอร์ XSR ยังไม่ถูกส่งออกไป รีจิสเตอร์ DXR จะถูกส่งข้อมูลไปยัง XSR ก็ต่อเมื่อบิตสุดท้ายของ XSR ถูกส่งออกไปยังขา DX

#### 4.2 วงจรเชื่อมต่อแอนาล็อก (Analog interface circuit :AIC)

การเชื่อมต่อกับสัญญาณแอนาล็อกจะประกอบไปด้วยวงจรการแปลงสัญญาณแอนาล็อกเป็นสัญญาณดิจิตอล (A/D) เพื่อทำหน้าที่เปลี่ยนสัญญาณแอนาล็อกเป็นสัญญาณดิจิตอลเพื่อเป็นอินพุตให้กับระบบประมวลผล และวงจรการแปลงสัญญาณดิจิตอลเป็นสัญญาณแอนาล็อก (D/A) จะทำหน้าที่เปลี่ยนสัญญาณดิจิตอลที่ได้ผ่านการประมวลผลให้กับเป็นสัญญาณแอนาล็อกในงานวิจัยนี้ใช้ชิปเบอร์ TLC320AD535 ของบริษัทเท็กซัสอินสตรูเมนต์ แสดงบล็อกไดอะแกรมดังรูปที่ 4.4 โดยภายในชิปจะประกอบด้วยส่วนของวงจรการแปลงสัญญาณแอนาล็อกเป็นสัญญาณดิจิตอลและส่วนของวงจรการแปลงสัญญาณดิจิตอลเป็นแอนาล็อกและยังมีคุณสมบัติที่ดีอีกหลายประการดังนี้

1. มีช่องสัญญาณเสียงและช่องสัญญาณข้อมูลแยกเป็นอิสระ
2. ติดต่อกับตัวประมวลผลสัญญาณดิจิตอลผ่านทางพอร์ตอนุกรมแยกอิสระ
3. รองรับอัตราการสุ่มสัญญาณได้มากถึง 11.025 KHz (ในการทำวิทยานิพนธ์ใช้อัตราการสุ่ม 8 KHz)
4. ประมวลผลสัญญาณขนาด 16 บิต
5. สามารถใช้กับแหล่งจ่ายไฟ 5 V และ 3.3 V
6. สามารถโปรแกรมอัตราการขยายสัญญาณทางซอฟต์แวร์
7. มีชุดจัดไบแอสและอัตราขยายสำหรับไมโครโฟน
8. มีชุดขับลำโพง 2 ชุด




รูปที่ 4.4 บล็อกไดอะแกรม TLC320AD535

#### 4.3 บอร์ดทดลอง TMS320C6711 DSK

ในงานวิจัยนี้เลือกใช้บอร์ดทดลอง TMS320C6711 DSK เป็นของบริษัทเท็กซัสอินสตรูเมนต์ แสดงรายละเอียดของบอร์ดดังรูปที่ 4.5 ในบอร์ดทดลองจะใช้ตัวประมวลผลสัญญาณดิจิทัลเบอร์ TMS320C6711 เป็นตัวประมวลผลแบบจุดลอย ซึ่งจะให้ค่าความถูกต้องในการคำนวณละเอียดกว่าตัวประมวลผลแบบจุดตรึง คุณสมบัติของ TMS320C6711 DSK ประกอบด้วยดังนี้

1. ใช้ตัวประมวลผลสัญญาณดิจิทัลเบอร์ TMS320C6711 สามารถประมวลผลได้มากถึง 900 MFLOPS
2. สัญญาณนาฬิกาจะใช้คริสตอลความถี่ 25 MHz ผ่านวงจรคูณเพื่อเพิ่มความถี่เป็น 6 เท่า ( $\times 6 = 150$  MHz) และป้อนให้กับซีพียู และผ่านวงจรคูณความถี่เพิ่มเป็น 4 เท่า ( $\times 4 = 100$  MHz) เพื่อเป็นสัญญาณนาฬิกาให้กับหน่วยความจำแบบ SDRAM





รูปที่ 4.5 บอร์ดทดลอง TMS320C6711 DSK

### 3. การติดต่อกับหน่วยความจำ

#### 3.1 หน่วยความจำภายในตัวประมวลผลสัญญาณดิจิทัล

- 32 kbits L1D Data Cache
- 32 kbits L1P Program Cache
- 512 kbits L2 Cache

#### 3.2 หน่วยความจำภายนอก

- หน่วยความจำชั่วคราว (SDRAM) ขนาด 16 Mbytes ที่สัญญาณนาฬิกา 100 MHz
- หน่วยความจำถาวรแบบแฟลช (flash rom) ขนาด 128 Kbytes

#### 3.3 สามารถต่อขยายหน่วยความจำและการติดต่อกับอุปกรณ์รอบข้างได้โดยใช้บอร์ดเชื่อมต่อ daughterboard

4. ควบคุมการทำงานจากคอมพิวเตอร์ผ่านทางพอร์ตขนาน (parallel port controller: PPC)
5. เชื่อมต่อการจำลองการทำงานกับคอมพิวเตอร์ผ่านทางพอร์ตขนาน (embedded JTAG emulation)
6. มีพอร์ตอินพุตเอาต์พุตแบบ memory-mapped ขนาด 8 บิต
7. มีวงจรเชื่อมต่อแอนาล็อก(AIC) ขนาด 16 บิต ใช้ชิปเบอร์ TLC320AD535
8. แหล่งจ่ายไฟแบบสวิตชิงขนาด 1.8 Vdc และ 3.3 Vdc


9. มีแอลอีดีแสดงผล 6 ดวง (สถานะการเปิดเครื่อง 1 ดวง สถานะในการใช้งาน 1 ดวง และ สถานะการรีเซ็ตอีก 1 ดวง และแสดงสถานะตามที่ถูกเขียนโปรแกรมกำหนดอีก 3 ดวง และสวิตช์แบบดิฟเฟอเรนเชียลอีก 3 สำหรับรับค่าอินพุต

#### 4.4 โปรแกรม Code Composer Studio (CCS)

โปรแกรม Code Composer Studio (CCS) เป็นโปรแกรมลิขสิทธิ์ของ บริษัทเทกซัสอินสตรูเมนต์ (TI) แสดงดังรูปที่ 4.5 เป็นโปรแกรมที่เรียกว่า Integrated Development Environment (IDE) คือได้รวมเอาเครื่องมือในการพัฒนาต่างๆ เช่น เทกซ์อีดิเตอร์ (text editor) ตัวแปลภาษาซี (C compiler) ตัวแปลภาษาแอสเซมบลี (Assembler) การเชื่อมต่อระหว่างโปรแกรม (Linker) การดีบั๊กโปรแกรมและดูค่าพารามิเตอร์หรือตัวแปรต่างๆ (Debugger) การโปรแกรมชิปดีเอสพี (Programming) เพื่อเป็นเครื่องมือในการพัฒนางานทางด้านการประมวลผลสัญญาณดิจิทัลของดีเอสพี ตระกูล TMS320x โปรแกรม CCS ที่ใช้ในงานวิจัยนี้เป็นรุ่น CCS TMS320C600 เวอร์ชัน 2.0 โดยสามารถใช้งานในลักษณะเป็นตัวจำลองโปรแกรม (Simulator) คือสามารถจำลองการทำงานของดีเอสพีตระกูล TMS320C6000 ได้โดยที่ยังไม่จำเป็นต้องติดต่อกับชิปดีเอสพีและสามารถใช้งานในลักษณะการโปรแกรมกับชิปได้โดยตรง โปรแกรม CCS TMS320C6000 V 2.0 สามารถใช้ได้กับบอร์ดหลายรุ่นเช่น TMS320C6711 DSK TMS320C6211 DSK C6xxx EVM ฯลฯ

ในการพัฒนาโปรแกรมโดยใช้โปรแกรม CCS สามารถพัฒนาได้ทั้งที่เขียนด้วย ภาษาซี และภาษาแอสเซมบลี และ ลิเนียร์แอสเซมบลี แต่ในงานวิจัยนี้จะพัฒนาโดยใช้ภาษาระดับสูงคือใช้ภาษาซีเพราะว่ามีข้อดีหลายอย่างคือเป็นภาษาที่สะดวกและง่ายในการเขียนหรือการแก้ไขและยังเป็นภาษามาตรฐานในการใช้เพราะว่าสามารถใช้ภาษาซีกับตัวประมวลผลทางด้านดีเอสพีในรุ่นอื่นๆ หรือบริษัทอื่นๆ ได้โดยไม่ต้องเปลี่ยนแปลงคำสั่งหรือโครงสร้างของภาษาเหมือนกับการใช้ภาษาแอสเซมบลี ถึงแม้ว่าภาษาซีจะมีข้อด้อยตรงที่ประสิทธิภาพในการทำงานจะค่อนข้างต่ำกว่าเพราะว่าโค้ดที่ได้จากการคอมไพล์มีขนาดใหญ่ก็ตามในโปรแกรม CCS สามารถที่จะปรับการคอมไพล์เพื่อให้ประสิทธิภาพในการทำงานที่เร็วหรือจำนวนโค้ดน้อยลงตามความเหมาะสมในการประยุกต์ใช้กับงานนั้นๆ





รูปที่ 4.6 หน้าต่างของโปรแกรม CCS


การเขียนโปรแกรมจะเริ่มจากการสร้างเป็นโปรเจกต์ไฟล์ภายในโปรเจกต์ไฟล์จะประกอบด้วยไฟล์ดังต่อไปนี้

- \*.pjt เป็นไฟล์สำหรับกำหนดชื่อโปรเจกต์
- \*.c เป็นไฟล์ภาษาซีที่เขียนขึ้นในการทำงานตามที่ต้องการอาจจะประกอบไปด้วยไฟล์ \*.c หลาย ๆ ไฟล์ก็ได้หรือทำเป็นไฟล์เดียวกันก็ได้แต่จะต้องมี 1 ไฟล์ที่มีฟังก์ชัน main() อยู่
- vector.asm เป็นไฟล์ภาษาแอสเซมบลีที่ใช้ในการกำหนดการอินเตอร์รัปต์แบบต่างๆ ของ TMS320C6711
- \*.rts6701 เป็นไฟล์ไลบรารีของ TMS320C67xx
- \*.cmd เป็นไฟล์สำหรับทำการกำหนดตำแหน่งของหน่วยความจำในการทำงาน

ลำดับขั้นตอนในการเขียนโปรแกรมโดยใช้โปรแกรม CCS แสดงดังรูปที่ 4.6 เริ่มจากการสร้างโปรเจกต์และเริ่มเขียนโค้ดบนเท็กซ์เอดิเตอร์เป็นภาษาซี(\*.c) จากนั้นทำการรวมไฟล์ต่างๆ ที่ได้กล่าวไปแล้วเข้าไปในโปรเจกต์ หลังจากนั้นก็จะทำการคอมไพล์โดยใช้ตัวแปลภาษาซี (C compiler) เพื่อให้ได้ไฟล์เป็นแอสเซมบลี จากนั้นไฟล์แอสเซมบลีทั้งหมดก็จะถูกแปลด้วยตัวแปลภาษา



แอสเซมบลี (Assembler) เพื่อให้ได้ไฟล์ออบเจกต์ (Object files) จากนั้นไฟล์ทั้งหมดจะถูกเชื่อมเข้าด้วยกัน (Linker) ทั้งออบเจกต์ไฟล์และคอมมานไฟล์ (\*.cmd เป็นไฟล์ที่ทำหน้าที่กำหนดตำแหน่งของหน่วยความจำ) เข้าด้วยกัน และจะได้ไฟล์รันโปรแกรม (Executable file (\*.out)) จากนั้นก็จะทำการโปรแกรมไฟล์ \*.out ไปยังดีเอสพีหรือสามารถจำลองการทำงานของโปรแกรม และทำการดีบั๊กโปรแกรมเพื่อดูค่าตัวแปรต่างๆ บนเครื่องคอมพิวเตอร์ได้



รูปที่ 4.7 ขั้นตอนการพัฒนาโดยใช้โปรแกรม CCS

จุฬาลงกรณ์มหาวิทยาลัย