

## รายการอ้างอิง

1. J. Michael Jacob. Industrial Control Electronics Application and Design. USA: Prentice-Hall, 1988
2. Ed Ramsden. Temperature Measurement. [Online]. Available from:  
<http://www.sensorsmag.com/articles/0900/17/main.shtml> (2000).
3. Klaus Finkenzeller. RFID Handbook. 2<sup>nd</sup> edition. England: John Wiley & Sons, 2003.
4. Anton Bakker. and Johan H. Huijsing. Micropower CMOS Temperature Sensor with Digital Output. IEEE Journal of Solid-State circuits. 31, 7 (July, 1996): 933-937.
5. Mike Tuthill. A Switched-Current, Switched-Capacitor Temperature Sensor in 0.6- $\mu$ m CMOS. Fourth Annual IEEE International ASIC Conference and Exhibit (1991) : P3-2/1-4.
6. Michiel Pertjis., Andrea Niederkorn., Xuma, Bill Mckillop., Jarmusz Anton Bakker. and Johan H. Huijsing. A CMOS Temperature Sensor with a  $3\sigma$  Inaccuracy of  $\pm 0.5^{\circ}\text{C}$  from  $-50^{\circ}\text{C}$  to  $120^{\circ}\text{C}$ . IEEE International Solid-State Circuits Conference. (2003): Paper 11.5.
7. National Semiconductor Corporation. LM92 Data Sheet. [Online]. Available from:  
<http://www.national.com> (2004).
8. Maxim Int. Products. DS1626 Data Sheet. [Online]. Available from:  
<http://www.maxim-ic.com> (2003).
9. Analog Devices, Inc. AD7414 Data Sheet. [Online]. Available from:  
<http://www.analog.com> (2003).
10. Paul R. Gray. and Robert G. Meyer. Analysis and Design of Analog Integrated Circuits. 3<sup>rd</sup> edition. Canada: John Wiley & Sons, 1992.
11. Gordon, B M. Linear Electronic Analog/Digital Conversion Architectures, Their Origin, Parameters, Limitation, and Applications. IEEE Trans. Circuits and Systems. 25, 7 (July, 1978): 391-418.
12. Gert van der Horn, Johan L. Huijsing. An Intergrated Smart Sensor: Design and Calibration. Netherlands: Kluwer Academic Publishers, 1998.

13. Lye, B.; Syrzycki, M. Current-Mode A/D Converter Architectures for Integrated Sensor Systems. IEEE Proc. Canadian Conference on Electrical and Computer Engineering. 1 (1996): 194-197.
14. Chen, C. C.; Wu, C.Y. Design Techniques for 1.5-V Low-Power CMOS Current-Mode Cyclic Analog-to-Digital Converters. IEEE Trans. Circuits and Systems. 45, 1 (1998): 28-40.
15. Silicon Craft Technology Co. Ltd. Design Specification SIC7960 1056-Bit R/W RFID ASIC. Thailand, 2004.
16. Hasting, A. The Arts of Analog Layout. USA: Prentice-Hall, Inc., 2001.
17. Chatered Semiconductor Manufacturing LTD. Technology and design documentation of a 0.35- $\mu$ m CMOS. USA, 2004.
18. B. S. Song and P. R. Gray, A Precision Curvature-Compensated CMOS Bandgap Reference. IEEE Journal of Solid-State Circuits. sc-18, 6, 1983: 634-643.
19. J.M. Audy. 3<sup>rd</sup> Order Curvature Corrected Bandgap Cell. Proceedings of the 38<sup>th</sup> Midwest Symposium on Circuits and Systems. 1, 1996: 397-400.
20. K.N. Lueng, P.K.T. Mok, and C.Y.Lueng. A 2-V 23- $\mu$ A 5.3-ppm/ $^{\circ}$ C 4<sup>th</sup>-Order Curvature-Compensated CMOS Bandgap Reference. IEEE Journal of Solid-State Circuits. 38, 3 (March, 2003): 561-564.
21. Gabriel A. Rincon-Mora and Phillip E. Allen. A 1.1-V Current-Mode and Piecewise-Linear Curvature-Correctd Bandgap Reference. IEEE Journal of Solid-State Circuits. 33, 10 (July, 1998): 1551-1554.
22. B.E. Boser and B.A. Wooley. The Design of Sigma-Delta Modulation Analog-to-Digital Converters. IEEE Journal of Solid-State Circuit. 23, 6 (December 1988): 1298-1308.
23. David A. Johns and Ken Martin. Analog Integrated Circuit Design. United States of America: John Wiley & Sons, 1997.
24. Michael D. Scott, Bernhard E. Boser and Kristofer S.J. Pister. An Ultra-Low Power ADC for Distributed Sensor Networks. University of California Berkeley.
25. Microchip Technology Inc., PIC16F87X Data Sheet, (2001).
26. John P. Uyemura. CMOS Logic Circuit Design. United States of America: Kluwer Academic Publishers, 1999.

27. I.E. Opris and G.T.A. Kovacs. A Rail to Rail Ping-Pong Opamp. IEEE Journal of Solid-State Circuits. 31, 9 (September, 1996): 1320-1324.
28. C.C. Enz, E.A. Vittoz and F. Krummenacher. A CMOS Chopper Amplifier. IEEE Journal of Solid-State Circuits. 22 (1987): 335-342.





ภาคนวก


# ศูนย์วิทยทรัพยากร จุฬาลงกรณ์มหาวิทยาลัย

## ภาคผนวก ก

### ตัวแปลงแอนะล็อกเป็นดิจิทัลแบบซิกมาเดลต้า และการจัดสัญญาณรบกวน

#### โครงสร้างของวงจรแปลงแอนะล็อกเป็นดิจิทัลแบบซิกมาเดลต้า

โครงสร้างวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบซิกมาเดลต้าแบ่งออกเป็น 2 ส่วนหลักๆ ดังรูปที่ ก-1




รูปที่ ก-1 โครงสร้างวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบซิกมาเดลต้า

วงจรแอนะล็อกประกอบด้วย 2 ส่วน คือ วงจรแอนะล็อกส่วนหน้า ซึ่งภายในมีวงจรกรองผ่านตัว และวงจรขั้กตัวอย่าง ส่วนที่ 2 คือวงจร模倣 เตอเรอร์ แบบซิกมาเดลต้า ซึ่งทำหน้าที่สูมสัญญาณเกิน (Oversampling) และวัดคุณภาพของสัญญาณรบกวนให้มีรูปร่างตามต้องการ ซึ่งจะสัญญาณดิจิทัลขาออกเพื่อป้อนให้กับวงจรดิจิทัลต่อไป วงจรส่วนดิจิทัลประกอบด้วย วงจรกรองเดซิเมชันซึ่งการตัดเอาสัญญาณรบกวนความถี่สูงที่ถูกจัดรูปออกไป และทำการสูมสัญญาณลง (Downsampling) จนเหลือตามความถี่ที่ต้องการ

#### การจัดสัญญาณสัญญาณรบกวนควบคุมโดยมอดูลเช่นแบบซิกมาเดลต้า

การทำการแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล สัญญาณที่ถูกควบคุมໄทซ์จะมีค่าผิดพลาดไป ค่าผิดพลาดดังกล่าวสามารถวิเคราะห์ให้อยู่ในรูปของสัญญาณรบกวนควบคุมໄทซ์ (quantization noise) ซึ่งมีกำลังขนาด  $\frac{1}{12}$  เมื่อ  $\Delta$  คือค่าขนาดระดับขั้นของสัญญาณที่ถูกแปลง (step size) กระจายอยู่ในช่วงแบบดิวิดท์ โดยสามารถทำให้กำลังของสัญญาณรบกวนดังกล่าวในช่วงแบบดิวิดท์น้อยลงได้ โดยการสูมเกิน (oversampling) พร้อมกับการจัดสัญญาณรบกวน (Noise Shaping) ซึ่งอาศัยหลักการมอดูลเชตแบบซิกมาเดลต้า



รูปที่ گ-2 โครงสร้างของอุดuleเตอร์แบบชิกมาเดลต้า

(ก) โครงสร้างแบบบินเตอร์ไฟลเดต (ع) แบบจำลองเชิงเส้น

รูปที่ گ-2 แสดงโครงสร้างของมอดูลเตอร์แบบชิกมาเดลต้าและแบบจำลองเชิงเส้น ซึ่งจะมีลักษณะเป็นวงรอบปิด ประกอบด้วยฟังก์ชันก่อain ใน  $H(z)$  ตัวควบคุมไตร์ซึ่งจำลองได้ด้วยแบบจำลองเชิงเส้นที่มีการเพิ่มสัญญาณรบกวนควบคุมไตร์  $e(n)$  เข้าสู่ระบบ สัญญาณข้าอกจากมอดูลเตอร์สามารถแสดงออกมากได้ในอาณาจักร  $z$  (z-domain) คือ

$$Y(z) = S_{TF}(z)U(z) + N_{TF}E(z) = \frac{H(z)}{1+H(z)}U(z) + \frac{1}{1+H(z)}E(z) \quad (گ-1)$$

โดย  $S_{TF}(z)$  เป็นฟังก์ชันถ่ายโอน จาก สัญญาณขาเข้า

$N_{TF}(z)$  เป็นฟังก์ชันถ่ายโอน จาก สัญญาณรบกวนควบคุมไตร์

จากสมการที่ (گ-1) ค่าของฟังก์ชันถ่ายโอน  $H(z)$  จะต้องมีขนาดใหญ่ที่ความถี่ต่ำ ซึ่งจะทำให้ค่าฟังก์ชันถ่ายโอนจากสัญญาณขาเข้า  $S_{TF}(z)$  มีค่าประมาณหนึ่ง ขณะที่จะทำให้ค่าฟังก์ชันถ่ายโอนจากสัญญาณรบกวนควบคุมไตร์มีค่าประมาณเป็นศูนย์ ในช่วงความถี่ต่ำดังกล่าว

### การจัดสันฐานสัญญาณรบกวนควบคุมไตร์อันดับหนึ่ง

จากสมการที่ (گ-1) ค่าฟังก์ชันถ่ายโอนจากสัญญาณรบกวนควบคุมไตร์ควรมีค่าน้อยที่ความถี่ต่ำ หากแทนค่า  $H(z)$  ด้วยอินทิเกรเตอร์เชิงเวลาแบบเติมหน่วย (Discrete-Time Integrator) ซึ่งมีค่าเป็น

$$H(z) = \frac{1}{z-1} \quad (گ-2)$$

การวิเคราะห์ลักษณะของการจัดสัมฐานสามารถทำได้ใน 2 รูปแบบ คือ

### การวิเคราะห์เชิงเวลา

ในการวิเคราะห์เชิงเวลา ถ้าการป้อนกลับของตัวมอดูลาเตอร์ทำให้ระบบมีเสถียรภาพ จะส่งผลให้ค่าสัญญาณหลังจากถูกอินทิเกรต  $x(n)$  มีค่าจำกัด ค่าเฉลี่ยของสัญญาณขาเข้าตัวอินทิเกรตเตอร์จะต้องมีค่าเป็นศูนย์ ( $\overline{u(n)} - \overline{y(n)} = 0$ ) เนื่องจากตัวอินทิเกรเตอร์มีค่าอัตราขยายไฟต์รุ่งเป็นอนันต์ ซึ่งอาจจะระบุได้ว่า ค่าเฉลี่ยของสัญญาณขาเข้ามอดูลาเตอร์  $u(n)$  จะมีค่าเท่ากับค่าเฉลี่ยของสัญญาณขาออกจากมอดูลาเตอร์  $y(n)$  ซึ่งค่าเฉลี่ยก็อาจระบุเป็นระดับสัญญาณไฟต์รุ่ง (DC) นั่นเอง

### การวิเคราะห์เชิงความถี่



ในการวิเคราะห์เชิงความถี่ เมื่อทำการแทนค่า  $H(z)$  ลงในสมการที่ (12) จะได้

$$S_{TF} = Y(z)/U(z) = z^{-1} \quad (\text{ก-3})$$

$$N_{TF} = Y(z)/E(z) = (1 - z^{-1}) \quad (\text{ก-4})$$

แทนค่า  $z = e^{j\omega T} = e^{j2\pi f/f_s}$  จะได้  $|N_{TF}| = 2 \sin(\pi f/f_s)$  (ก-5)

จากข้อที่ ก-3 จะพบว่าสัญญาณรบกวนถูกจัดสัมฐานในลักษณะของฟังก์ชันไซน์ ซึ่งทำให้สัญญาณรบกวนควบคุมได้ในแบบความถี่ที่ต้องการ มีค่าลดน้อยลง



รูปที่ ก-3 สัมฐานของสเปกตรัมของสัญญาณรบกวนที่เปลี่ยนไปเนื่องจากความถูกตัดชั้น

(ก) ก่อนถูกมอดูลาเตชัน

(ข) หลังถูกมอดูลาเตชัน

## วงจรกรองเดซิเมชัน

ขุดสัญญาณข้ามออกจากตัวมอดูลเดอร์เป็นสัญญาณที่มีผลตอบสนองเชิงความถี่กระจายออกไปในช่วงของความถี่สูง ดังนั้นจำเป็นต้องกรองเอาสัญญาณรบกวนที่ถูกจัดสัมฐานให้อยู่ที่ความถี่สูงออกไป เพื่อให้ได้แต่สัญญาณหลักที่อยู่ในช่วงแบนด์วิดท์ วงจรกรองเดซิเมชันจึงมีหน้าที่ในการกรองสัญญาณความถี่สูงออกไป และทำการสุ่มสัญญาณลง (downsampling) จากที่ถูกสุ่มเกินให้มีความถี่เท่ากับความถี่ในคิวส์ต์ตามต้องการ



ภาคผนวก ๖  
บทความที่ได้รับการพิจารณาต่อรองรับใน  
การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 27



ศูนย์วิทยทรัพยากร  
จุฬาลงกรณ์มหาวิทยาลัย

วงจร模อคูเลเตอร์อันดับสองสำหรับตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบชิกมาเดลต้า  
ที่มีความละเอียด 12 บิต

## A 1 Bit Second Order Modulator for 12 Bits Sigma-Delta ADC

โอมรินทร์ สาครเสน และเอกษัย จิตวาระนี

ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย

ถนนพญาไท เขตปทุมวัน กรุงเทพมหานคร 10330

โทร. 0-2218-6488 โทรสาร 0-2218-6488 E-mail: ohm83ee@yahoo.com, ekachai.l@chula.ac.th

### บทคัดย่อ

บทความนี้เสนอการออกแบบและจำลองการทำงานของวงจร模อคูเลเตอร์อันดับสองขนาด 1 บิตสำหรับตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบชิกมาเดลต้าที่มีความละเอียด 12 บิต เพื่อประยุกต์ใช้ในการซักตัวอย่างกระแสและแรงดันทางไฟฟ้าความถี่ 50 Hz แล้วนำไปคำนวณหาผลลัพธ์ทางไฟฟ้า โครงสร้างของตัววนอุคูเลเตอร์เป็นแบบวงจรสวิตช์ – ตัวเก็บประจุ(switch-capacitor) ซึ่งทำเป็นแบบผลต่าง (fully differential) วงจรที่ได้ออกแบบให้ค่า อัตราส่วนกำลังของสัญญาณต่อสัญญาณรบกวน (SNR) สูงกว่า 72 dB ซึ่งจะทำการสุ่มสัญญาณด้วยความถี่ 512 kHz และใช้อัตราการสุ่มเกิน (oversampling ratio) ที่ 128 ท้าให้ได้อัตราการแปลงสัญญาณเท่ากับ 4 kHz การออกแบบวงจรนี้ใช้เทคโนโลยี CMOS ขนาด 0.5 μm ผังวงจรมีขนาด  $250 \mu\text{m} \times 350 \mu\text{m}$  และกินกำลังงานไฟฟ้าประมาณ 1 mW

คำสำคัญ : 模อคูเลเตอร์อันดับสอง, ตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบชิกมาเดลต้า, อัตราการสุ่มเกิน, อัตราส่วนกำลังสัญญาณต่อสัญญาณรบกวน

### Abstract

This paper presents a design of a 1 bit second order modulator for a 12 bits sigma delta ADC intended for digitizing a 50 Hz AC signal. It is designed with fully differential switch-capacitive circuit. The simulation result show that the signal to noise ratio (SNR) of this modulator is more than 74 dB at an oversampling frequency of 512 kHz with oversampling ratio of 128 and 4 kHz conversion rate. The modulator circuit is laid out using a 0.5 μm CMOS technology and the layout area is about  $250 \mu\text{m} \times 350 \mu\text{m}$  which consuming only 1 mW.

**Keyword :**Second order modulator, Sigma-delta analog to digital converter, Oversampling ratio, Signal to noise ratio


### 1. บทนำ

ปัจจุบันอุปกรณ์ทางอิเล็กทรอนิกส์สมัยใหม่ส่วนใหญ่จะทำงานในลักษณะของสัญญาณแบบผสม (mixed-signal) เช่น อุปกรณ์วัดพลังงานไฟฟ้าแบบดิจิทัล ซึ่งมีการสุ่มค่าแรงดันและกระแสจากสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล โดยมีความผิดพลาดไม่เกิน 0.5 % ที่ทุกขนาดของสัญญาณ ความละเอียดสำหรับตัวแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลที่เหมาะสมสำหรับการวัดพลังงานไฟฟ้าควรจะสูงกว่า 12 บิต


จากข้อกำหนดที่กล่าวมา สถาปัตยกรรมของวงจรแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลแบบชิกมาเดลต้ามีความเหมาะสมในการออกแบบเมื่อเทียบกับสถาปัตยกรรมแบบอื่น เนื่องจากให้ความแม่นยำสูงในการแปลงสูง และไม่ต้องการความแม่นยำของวงจรภายในวงจรสูงมากนัก โครงสร้างของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบชิกมาเดลต้าแบ่งเป็น 2 ส่วนหลักๆ ดังรูปที่ 1 [1]

วงจรแอนะล็อกประกอบด้วย 2 ส่วน คือ วงจรแอนะล็อกส่วนหน้า ซึ่งภายในมีวงจรรองผ่านตัวแลวะแรงซักตัวอย่าง ส่วนที่ 2 คือ วงจร模อคูเลเตอร์แบบชิกมาเดลต้า ทำหน้าที่สุ่มสัญญาณเกิน (oversampling) และขับรูปร่างของสัญญาณรบกวน (noise-shaping) โดยสัญญาณขาออกที่ได้จะเป็นสัญญาณดิจิทัล ซึ่งจะถูกนำไปประมวลผลทางดิจิทัลต่อไป


วงจรส่วนดิจิทัลประกอบด้วย วงจรกรองเชิงเรียงซ้อนซึ่งทำหน้าที่ตัดเอาสัญญาณรบกวนความถี่สูงที่ถูกจัดรูปออกไป และทำการสุ่มสัญญาณลง (downsampling) จนเหลือความถี่ที่ต้องการ



รูปที่ 1 ส่วนประกอบของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบชิกมาเดลต้า



รูปที่ 2 บล็อกໄคอะแกรมของมอคุเลเตอร์อันดับสอง



รูปที่ 3 วงศ์รมอคูลเตอร์อันดับสองขนาด 1 บิต

ในการแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล สัญญาณที่ถูกแปลงจะมีค่าผิดพลาดไปจากสัญญาณขาเข้า ค่าผิดพลาดดังกล่าวสามารถอธิบายได้โดยว่า ให้อัตราส่วนของสัญญาณรบกวนความกว้างไตช์ (quantization noise) ซึ่งมีลักษณะคล้ายสัญญาณรบกวนขาว (white noise) กระจายอยู่ในช่วงแผลนความถี่ (bandwidth) โดยความละเอียดของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล มีความสัมพันธ์กับอัตราส่วนค่าลักษณะของสัญญาณต่อค่าลักษณะของสัญญาณรบกวน (Signal to Noise Ratio, SNR) ดังสมการที่ (1)

$$SNR_{\max}(dB) \approx 6.02N \quad (1)$$

เมื่อ  $N$  ก็อปีจำนวนบิตรของกากองวงจรแล้วlongแค่นะก็คือเป็นเดลิหัว

การสุ่มเกินพร้อมกับการจัดรูปร่างสัญญาณรบกวนสามารถทำให้สัญญาณรบกวนความถี่ซึ่งในช่วงเดียวกันถูกกำลังลดลงได้ซึ่งอาจเป็นสาเหตุของการลดค่าโดยรูปที่ 2 แสดงผลลัพธ์ของการทดลองของมูลค่าโดยรูปแบบชิกามาเดลตาอันดับสองขนาด 1 บิต ซึ่งทำหน้าที่สุ่มเกินและจัดรูปร่างสัญญาณรบกวนโดยมีข้อต่อ มีเสถียรภาพสูงและต้องการความแม่นยำของตัวเก็บประจุน้อยกว่า เมื่อเทียบกับโครงสร้างอันดับสาม และต้องการอัตราการสุ่มเกินที่ต่ำกว่า เมื่อเทียบกับอันดับหนึ่ง โดยที่ตัวความถี่เชอร์กเกิลในมูลค่าโดยรูปสามารถเป็นแหล่งเพิ่มสัญญาณรบกวนความถี่ให้กับระบบ ซึ่งสัญญาณข้ออกสามารถแสดง ในอัตราจักรของ Z ได้คือ

$$Y(z) = S_{TF}(z)X(z) + N_{TF}E(z) \quad (2)$$

โดยที่  $S_{TF} = z^{-2}$  และ  $N_{TF} = (1 - z^{-1})^2$

$$|N_{TRF}| = (2 \sin(\pi f / f_s))^2 \quad (3)$$

แทนค่า  $z \equiv e^{j\omega T} \equiv e^{j2\pi f / fs}$  เมื่อ  $f$  แทนอัตราการสั่น จะได้

ซึ่งเมื่อคำนวณอัตราค่าวนของกำลังของสัญญาณต่อกำลังของสัญญาณรบกวนในช่วงเด่นความถี่ ( $f_{BW}$ )

$$SNR_{\max}(dB) \approx 6.02N + 1.76 - 12.9 + 50 \log(OSR) \quad (4)$$

เมื่อ OSR คืออัตราการส่วนเกินมีค่าเป็น  $f_1/(2f_{BW})$

N คือจำนวนบิตข้าอกของวงจร monocle เทอร์

จากสมการที่ (1) จะพบว่าค่าต้องการอคูเบนบงจะเปลี่ยนสัญญาณแอนะล็อกเป็นดิจิทัลความละเอียด 12 บิต ค่าอัตราส่วนกำลังของสัญญาณต่อกำลังของสัญญาณรบกวนสูงสุดมีค่าประมาณ  $72 \text{ dB}$  เมื่อนำมาแทนค่าในสมการที่ (4) ค่าอัตราการสุ่มนกินที่เหมาะสมของวงจรอมคูเลเตอร์อันดับสองขนาด 1 บิตคือ  $128$  โดยเมื่อสุ่นสัญญาณที่ความถี่  $512 \text{ kHz}$  จะได้อัตราการแปลงสัญญาณ  $4 \text{ kHz}$  ซึ่งเพียงพอสำหรับการประยุกต์กับการวัดสัญญาณความถี่  $50 \text{ Hz}$  ที่ใช้ในอุปกรณ์วัดพลังงานไฟฟ้า

## 2. การหาค่าพารามิเตอร์ของวงจรด้วย Matlab

โครงสร้างของวงจรมอคุเลเตอร์อันดับสองขนาด 1 บิต  
แสดงดังรูปที่ 3 ประกอบด้วยอปเปอเรนซ์ชีฟทำหน้าที่เป็นอินพิเกรเตอร์  
ตัวปรีริบเทียบระดับสัญญาณ (comparator) โดยวงจรดังกล่าวจะมี  
ผลของความไม่เป็นอุดมคติของวงจรได้แก่ ผลของอัตราขยายไฟฟาร์ง  
แยกความถี่และอัตราสกัดของอปเปอเรนซ์ที่มีค่าไม่เป็นอนันต์ส่งผลให้  
ค่าของผลตอบสนองคงตัว (steady state response) มีค่าผิดพลาด  
ทำให้ค่าพังก์ชันถ่ายโอนของตัวอินพิเกรเตอร์มีค่าเปลี่ยนไปส่งผลต่อ  
การถ่วงเสี้ยวของสัญญาณ

ค่าอوفเซ็ตของตัวเปรี้ยบเทียบระดับสัญญาณ จะทำให้ค่าของสัญญาณเดิมทั้งหมดของตัวอุปกรณ์มีความผิดพลาดไปได้ แต่เนื่องจากข้อดีของมอเตอร์วันนี้ดังสองชิ้นที่มีการป้อนกลับความผิดพลาดทำให้สามารถถอนตัวอฟเซ็ตได้สูง

การจำลองการทำงานของวงจรทำโดยป้อนสัญญาณขาเข้าเป็นสัญญาณไนค์ความถี่ 250 Hz ขนาด -3 dB เทียบกับขนาดของแรงดันอ้างอิง ( $V_{ref}$ ) จากนั้นนำไปคำนวณหาค่า SNR ของสัญญาณด้วยวิธี Sinusoidal Minimum Error Method [2] โดยกำหนดให้ค่า SNR ที่ได้ต้องมากกว่า 80 dB การใช้สัญญาณความถี่ 250 Hz จะได้ค่า SNR ใกล้เคียงกับสัญญาณความถี่ 50 Hz แต่ใช้เวลาในการจำลองสั้นกว่า ค่าพารามิเตอร์ที่เหมาะสมของวงจรนมอคุเลเตอร์สามารถสรุปได้ดังตารางที่ 1

ตารางที่ 1 ค่าพารามิเตอร์ที่เหมาะสมของวงจรนมอคุเลเตอร์

พารามิเตอร์	ค่าที่เหมาะสม
อัตราขยายไฟฟารองของอปีเออนปี	มากกว่า 200
แทนความถี่ของอปีเออนปี	มากกว่า 5 MHz
อัตราสูญเสียของอปีเออนปี	มากกว่า 5V/ $\mu$ s
ออฟเซ็ตของคอมพาราטור	น้อยกว่า 0.8 V

### 3. การออกแบบโครงสร้างของวงจรนมอคุเลเตอร์

#### 3.1 โครงสร้างและการทำงานของวงจรนมอคุเลเตอร์

โครงสร้างของตัวมอคุเลเตอร์ดังรูปที่ 3 เป็นแบบวงจรแบบสวิตช์ตัวเก็บประจุ (switch capacitive circuit) โดยใช้แบบวงจรผลต่าง (fully differential circuit) เนื่องจากสามารถเพิ่มช่วงการแก่งของสัญญาณขาออกได้มากกว่าวงจรสัญญาณขาออกด้านเดียว (single-ended circuit) 2 เท่า ทำให้ค่า SNR เพิ่มขึ้นอีก 3 dB นอกจากนี้ช่วยลดผลของการซิดประจุจากสัญญาณนาฬิกา และเพิ่มอัตราทวนต่อการเปลี่ยนแปลงของแรงดันไฟฟ้าเล็กน้อย

การทำงานของระบบจะถูกควบคุมโดยสัญญาณนาฬิกาที่ไม่มีการหล่อเม้มกัน (non-overlapping clock) และสามารถแบ่งการทำงานออกได้เป็น 2 ช่วงคือ ช่วงแรก S1 และ S3 จะชาร์จค่าแรงดันลงตัวเก็บประจุ C1 ส่วนช่วงที่สอง เป็นช่วงที่สวิตช์ S2 และ S4 ทำการอินพิเกรตสัญญาณ โดยประจุที่ถูกเก็บไว้ในตัวเก็บประจุ C1 จะถูกถ่ายโอนไปยังตัวเก็บประจุ C2 ทำให้แรงดันขาออกของอินพิเกรเตอร์เกิดการเปลี่ยนแปลง และทำการเปรียบเทียบโดยวงจรเปรียบเทียบระดับสัญญาณ ค่าของอัตราส่วน  $C_1/C_2$  เป็นค่าของอัตราขยาย โดยอินพิเกรเตอร์ตัวที่ 1 ค่า  $C_1/C_2 = 0.5$  ส่วนอินพิเกรเตอร์ตัวที่ 2  $C_1/C_2 = 2$  ซึ่งตรงกับอัตราขยายของอินพิเกรเตอร์แต่ละตัวตามรูปที่ 2


การทำงานของตัวเปรียบเทียบระดับสัญญาณแบบพลวัตจะทำการเปรียบเทียบระดับสัญญาณในช่วงที่ 1 เพื่อหลีกเลี่ยงความผิดพลาดอันเนื่องมาจากการดับสัญญาณขาออกจากอินพิเกรเตอร์ตัวที่ 2 ซึ่งไม่เข้าสู่ภาวะอยู่ตัวเนื่องจากผลความไม่เป็นอุดมคติของอปีเออนปี ซึ่งสัญญาณขาออกจากวงจรเปรียบเทียบระดับสัญญาณ จะถูกนำไปควบคุมการทำงานของสวิตช์ ซึ่งทำหน้าที่เป็นวงจรแปลงค่าที่ลับเป็นแอลกอริทึม

ขนาด 1 บิต เพื่อใช้ในการป้อนกลับแรงดันอ้างอิงไปยังแรงดันขาเข้าต่อไป


#### 3.2 ออปีเออนปี

เนื่องจากจากราคาผลการจำลองหาพารามิเตอร์ที่เหมาะสมของวงจร ออปีเออนปีไม่ต้องมีค่าอัตราขยายไฟฟารอง ค่าของแทนความถี่และค่าอัตราการสูญเสียมากนัก โครงสร้างที่เหมาะสมคือโครงสร้างวงจรขยายขั้นเดียวแบบคากอดีค็อก (folded-cascode amplifier) โดยออกแบบเป็นแบบวงจรผลต่างร่วม (fully differential) เนื่องจากโครงสร้างไม่ซับซ้อน กินพื้นที่น้อย และมีเสถียรภาพที่ดี ซึ่งวงจรที่ออกแบบนี้คุณสมบัติตามตารางที่ 1 โดยมีโครงสร้างดังรูปที่ 4

โดยวงจรแบบผลต่างต้องมีส่วนของวงจรป้อนกลับโหนดร่วม (common mode feedback) เพื่อให้ท่านงานได้ โดยโครงสร้างเป็นแบบที่ใช้ตัวสวิตช์คาวน์กับตัวเก็บประจุ (switch capacitor CMFB) เนื่องจากตัวโครงสร้างหลักของมอคุเลเตอร์มีการใช้สัญญาณนาฬิกาอยู่แล้ว โดยโครงสร้างที่ใช้มีลักษณะดังรูปที่ 5 [1]




รูปที่ 4 โครงสร้างของอปีเออนปี



รูปที่ 5 วงจรป้อนกลับโหนดร่วมของอปีเออนปี

#### 3.3 ตัวเปรียบเทียบระดับสัญญาณ


ตัวเปรียบเทียบระดับสัญญาณนี้ ทำหน้าที่เป็นตัวควบคุมไฟซ์ขนาด 1 บิต และจากการจำลองการทำงานพบว่างานของมอคุเลเตอร์สามารถทนต่อค่าอัตราไฟฟารองของตัวเปรียบเทียบระดับสัญญาณได้สูง วงจรเปรียบเทียบระดับสัญญาณแบบพลวัต (dynamic latch comparator) ซึ่งมีความเหมาะสม ซึ่งมีข้อดีคือ ประดับกำลังงานโดยทำงานตามสัญญาณนาฬิกา โดยให้ทำการเปรียบเทียบระดับสัญญาณในช่วงสัญญาณนาฬิกาไฟฟ้าที่ 1 ส่วนในไฟฟ้าที่ 2 ให้ทำการตั้งค่าใหม่ (reset) ตัวเอง จำกันนี้จะนำสัญญาณขาออกจากตัวเปรียบเทียบระดับสัญญาณไปผ่านวงจรคงค่า (latch) ก่อนจะนำไปป้อนกลับยังตัวสวิตช์ต่อไปโดยโครงสร้างที่ใช้มีลักษณะดังรูปที่ 6 [4]



รูปที่ 6 โครงสร้างของวงจรเปรียบเทียบระดับสัญญาณแบบพลวัต

#### 4. ผลการจำลองการทำงานและผังวงจร


รูปที่ 7 แสดงผลการวิเคราะห์สเปกตรัมของสัญญาณขาออกจากน้อมคูเลเตอร์ ซึ่งสัญญาณขาเข้าเป็นสัญญาณความถี่ 250 Hz โดยการจำลองการทำงานผ่านโปรแกรม Spice และนำสัญญาณขาออก จากน้อมคูเลเตอร์มาวิเคราะห์โดยใช้ Matlab ซึ่งจากรูปจะพบว่า สัญญาณรบกวนจะถูกลดทอนลงที่ความถี่ต่ำ และสูงขึ้นที่ความถี่สูง โดยสามารถคำนวณ SNR ของสัญญาณได้ 82.3 dB ซึ่งเพียงพอต่อ ความต้องการของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิตอลความละเอียด 12 บิต



รูปที่ 7 ผลการวิเคราะห์สเปกตรัมของสัญญาณขาออกจากน้อมคูเลเตอร์

- (ก) ช่วงความถี่ 0 ถึง 256 kHz
- (ข) ช่วงความถี่ 0 ถึง 4 kHz

ผังวงจรรวมของน้อมคูเลเตอร์อันดับ 2 แสดงดังรูปที่ 8 ซึ่ง ออกแบบโดยใช้เทคโนโลยี  $0.5 \mu\text{m}$  โดยทำการแยกวงจรส่วนดิจิตอล และแอนะล็อกออกจากกัน เพื่อป้องกันผลกระทบของสัญญาณไฟฟ้าซึ่งอาจ รบกวนต่อวงจรแอนะล็อกได้ โดยส่วนของวงจรดิจิตอลได้แก่ สวิตช์และ วงจรสร้างสัญญาณไฟฟ้า ถูกวางไว้ด้านล่างของผังวงจร ผังวงจรที่ได้มี ขนาดประมาณ  $250 \mu\text{m} \times 350 \mu\text{m}$



รูปที่ 8 ผังวงจรของน้อมคูเลเตอร์อันดับสอง

#### 5. สรุป

โครงการนี้ได้นำเสนอของน้อมคูเลเตอร์อันดับสองสำหรับวงจร แปลงวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิตอลแบบชิ้นงานขนาด 12 บิต ซึ่งจากการแปลงสัญญาณ 4 kHz และให้ค่า SNR<sub>max</sub> มากกว่า 72 dB วงจรที่ออกแบบนี้ มีโครงสร้างไม่ซับซ้อน และไม่ ต้องการความแม่นยำของตัวอุปกรณ์มากนัก ซึ่งสามารถนำไป ประยุกต์ใช้ในการสุ่มค่ากระแสแรงดันไฟฟ้าเพื่อคำนวณหาค่า พลังงานไฟฟ้าได้

#### 6. เอกสารอ้างอิง

- [1] David A. Johns and Ken Martin. Analog Integrated Circuit Design. USA: John Wiley & Sons. 1997
- [2] B.E.Boser and B.A. Wooley. "The design of sigma-delta modulation analog-to-digital converters", *IEEE J. of solid state Circ.* vol. 23, pp.1298-1308, DEC 1988.
- [3] Louis A. William, and Bruce A. Wooley. "A Third- Order Sigma-Delta Modulator with Extended Dynamic Range", *IEEE J. of solid state Circuit*, vol. 29, pp. 193-202, MAR 1994
- [4] P. Amaral, J. Goes, N. Paulino and A. Steiger-Garcia. "An Improved low-Voltage Low-Power CMOS Comparator to be used in High-Speed Pipelined ADCs." in *Proc. IEEE ISCAS 2002*



โอนรินทร์ สาธุเสน สำเร็จการศึกษา วิศวกรรมศาสตร์บัณฑิต จากจุฬาลงกรณ์มหาวิทยาลัย เมื่อปี พ.ศ. 2546 ปัจจุบันกำลังศึกษา ต่อในระดับปริญญาโท สาขา วิศวกรรมไฟฟ้า ที่สถาบันเดียวกัน งานวิจัยที่สนใจได้แก่ การออกแบบ วงจรรวมเชิงแอนะล็อก



เอกชัย ลีกวรรณ์ ปัจจุบันเป็นอาจารย์ประจำภาควิชา วิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย

## ประวัติผู้เขียนวิทยานิพนธ์

นายโอมรินทร์ สาครเสน เกิดเมื่อวันที่ 3 สิงหาคม พ.ศ.2525 ที่จังหวัดกรุงเทพมหานคร สำเร็จการศึกษาบริบูรณ์วิศวกรรมศาสตรบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า จากคณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย ในปีการศึกษา 2545 และเข้าศึกษาต่อในหลักสูตรวิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า เข็นงวิชาการออกแบบและประยุกต์工 จรรยา ที่คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย ในปีการศึกษา 2546



**ศูนย์วิทยทรัพยากร  
จุฬาลงกรณ์มหาวิทยาลัย**