

### การพัฒนางจรแปลงความสูงของพัลส์แบบคาบเวลาแปลงผันคงที่

เครื่องวิเคราะห์แบบหลายช่องดั้งเดิมนิยมใช้วงจรแปลงความสูงของพัลส์ให้เป็นสัญญาณเชิงตัวเลขแบบวิตคินสันเนื่องจากมีความเป็นเชิงเส้นในการแปลงสัญญาณสูง แต่คาบเวลาในการแปลงผันสัญญาณขึ้นกับความสูงของพัลส์หรือระดับสัญญาณมีผลให้เวลาที่ทำให้เกิดการสูญเสียอัตรานับรังสี (dead time) แปรเปลี่ยนตามระดับพลังงานและความเข้มรังสี การที่จะรักษาเวลาที่ทำให้เกิดการสูญเสียขึ้นกับอัตรานับรังสีเพียงอย่างเดียวนั้นทำได้โดยออกแบบวงจรแปลงความสูงของพัลส์ให้มีคาบเวลาแปลงผันสัญญาณคงที่ ซึ่งมีแนวทางทำได้ 2 เทคนิคคือ

ก. การใช้วงจรรวม (Integrated Circuit, IC) ที่ออกแบบไว้เป็นวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณตัวเลขชนิดซัคเซสซีฟแอฟพรอกซิเมชัน (Successive Approximation ADC) มาปรับวงจรเป็นวงจรแปลงความสูงของพัลส์แบบคาบเวลาแปลงผันคงที่

ข. การใช้วงจรรวมที่ออกแบบไว้เป็นวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณเชิงตัวเลขชนิดแฟลช (Flash ADC) มาปรับเป็นวงจรแปลงความสูงของพัลส์แบบคาบเวลาแปลงผันคงที่

#### 3.1 ข้อมูลพื้นฐานในการออกแบบ

ได้เลือกการทำงานของเครื่องวิเคราะห์หลายช่องของ Tracor Northern รุ่น 1706 ซึ่งใช้แผ่นวงจรแปลงความสูงของพัลส์แบบวิตคินสันที่มีฐานความถี่ 50 MHz มีความละเอียดในการแปลงสัญญาณ 10 บิต เป็นระบบอ้างอิงการทำงานของแผ่นวงจรแปลงความสูงของพัลส์แบบคาบเวลาแปลงผันคงที่ ซึ่งจะพัฒนาขึ้นบนลักษณะเฉพาะดังนี้

3.1.1 ปรับการทำงานของวงจรแปลงอนาลอกเป็นสัญญาณตัวเลขทั้งแบบซัคเซสซีฟแอฟพรอกซิเมชันและแบบแฟลช ให้ทำงานกับสัญญาณควบคุมบนแผ่นวงจรแปลงสัญญาณความสูงของพัลส์แบบวิตคินสันเดิมในเครื่องวิเคราะห์หลายช่องของ Tracor Northern รุ่น 1706

3.1.2 จัดให้วงจรสามารถรับสัญญาณพัลส์ขนาดความสูง 0 ถึง 10 โวลต์ และความละเอียดของสัญญาณเชิงตัวเลขในความละเอียดมีความละเอียด 10 บิต ไม่มี digital zero offset และมี conversion gain คงที่ที่ 1024 ช่องวิเคราะห์ (channel)

3.1.3 จัดให้ขนาดสัญญาณทางออกของมิเตอร์วัดเปอร์เซ็นต์เวลาในการสูญเสีย อัตรานับรังสี (% deadtime) มีขนาด 0 - 100 มิลลิโวลต์ เทียบเท่ากับ 0 - 100 เปอร์เซ็นต์


3.1.4 จัดขั้วสัญญาณที่ขอบแผ่นวงจรตามมาตรฐานสล็อต (slot) ของเครื่องวิเคราะห์หลายช่องรุ่น 1706 ซึ่งสัญญาณหลักในการติดต่อกับระบบภายในเครื่องวิเคราะห์หลายช่อง แสดงในรูปที่ 3.1 และนิยามของสัญญาณในภาคผนวก ค.

		S1		
		S100		
-CHO	B1		A1	-ACQ
	B2		A2	MMOD
	B3		A3	LTS
-GATE	B4		A4	DT
	B5		A5	-CHO
	B6		A6	
	B7		A7	
DTM	B8		A8	
	B9		A9	
-FUL	B10		A10	ADO
	B11		A11	-PHA
	B12		A12	
	B13		A13	
	B14		A14	AOF
	B15		A15	
AD3	B16		A16	STORE
AD1	B17		A17	-CLEAR
AD2	B18		A18	-LTM
-ACS	B19		A19	
-MCS	B20		A20	
-CFS	B21		A21	-CFS
	B22		A22	
	B23		A23	
SCA	B24		A24	
	B25		A25	
	B26		A26	
AD9	B27		A27	
-CHO	B28		A28	-CHO
-5	B29		A29	-5
AD8	B30		A30	-X REJ
AD6	B31		A31	AD7
AD4	B32		A32	AD5
	B33		A33	
	B34		A34	
-5	B35		A35	-5
+12VDC	B36		A36	+12VDC
+24VDC	B37		A37	+24VDC
-24VDC	B38		A38	-24VDC
+12	B39		A39	+12
-12VDC	B40		A40	-12VDC
+5VDC	B41		A41	+5VDC
+5	B42		A42	+5
GND	B43		A43	GND
THR3	B44		A44	
THR2	B45		A45	ULD3
ULD2	B46		A46	THR1
LLD2	B47		A47	LLD3
ADC IN	B48		A48	LLD1
	B49		A49	ULD1
	B50		A50	

รูปที่ 3.1 โครงสร้างมาตรฐานสัญญาณบัสบนหัวต่อ slot ของแผ่นวงจรแปลงสัญญาณพัลส์<sup>[8]</sup>

### 3.2 การออกแบบแผ่นวงจรแปลงสัญญาณความสูงของพัลส์

จากข้อมูลลักษณะเฉพาะในข้อ 3.1 สามารถออกแบบโครงสร้างของวงจรแปลงสัญญาณความสูงของพัลส์ขนาดความสูง 0-10 โวลต์ ให้เป็นสัญญาณเชิงตัวเลขขนาด 10 บิต ดังในแผนภาพการทำงานรูปที่ 3.2 ประกอบด้วยวงจรสำคัญ 3 ส่วน คือ



รูปที่ 3.2 แผนภาพการทำงานของวงจรแปลงสัญญาณความสูงพัลส์แบบคาบเวลาคงที่

3.2.1 วงจรจัดการสัญญาณส่วนหน้า ทำหน้าที่จัดการสัญญาณส่งให้วงจรแปลงสัญญาณได้แก่วงจรต่อไปนี้

- ก. วงจรขยายบัฟเฟอร์ (buffer)
- ข. วงจรดิสคริมิเนเตอร์ 2 ระดับ (SCA)
- ค. วงจรกำเนิดสัญญาณปรับแก้เวลา (livelime correction)

3.2.2 วงจรแปลงสัญญาณความสูงของพัลส์ ทำหน้าที่แปลงสัญญาณความสูงของพัลส์ที่คัดเลือกจากวงจรจัดการส่วนหน้าเป็นสัญญาณเชิงตัวเลข ได้แก่วงจรต่อไปนี้

- ก. วงจรตรวจค่าสูงสุดของพัลส์และยืดสัญญาณพัลส์ (peak detector and pulse stretcher)
- ข. วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณเชิงตัวเลข (ADC)

3.2.3 วงจรควบคุมสัญญาณลอจิก ทำหน้าที่ควบคุมขั้นตอนการทำงานของวงจร จัดการสัญญาณและวงจรแปลงสัญญาณให้สอดคล้องกัน พร้อมทั้งติดต่อกับวงจรภายนอก ได้แก่ วงจรต่อไปนี้

- ก. วงจรกำเนิดสัญญาณรีเซทฟลิปฟลอป
- ข. วงจรกำเนิดสัญญาณติดต่อกับหน่วยความจำ (store)
- ค. วงจรกำเนิดสัญญาณสูญเสียเวลา (dead time)
- ง. วงจร address buffer


การทำงานเริ่มจากสัญญาณพัลส์ทางเข้าที่ผ่านวงจรมอนิเตอร์ได้รับการตรวจสอบขนาดความสูงและสิ่งรบกวนจากวงจรตัดสัญญาณรบกวนและวงจรดิสคริเมเนเตอร์ ( LLD , ULD ) วงจรควบคุมสัญญาณลอจิกจะรับสถานะของการตรวจสอบจากวงจรจัดการสัญญาณ ถ้าสัญญาณไม่ผ่านการตรวจสอบจะยกเลิกการแปลงสัญญาณพัลส์นั้น ในกรณีที่สัญญาณผ่านการตรวจสอบสัญญาณพัลส์จะส่งเข้าสู่วงจรแปลงสัญญาณพัลส์ซึ่งเริ่มจากยอดสัญญาณพัลส์จะถูกยืดเวลาด้วยวงจรยืดสัญญาณพัลส์เพื่อให้วงจรตรวจสอบค่าสูงสุดของพัลส์ได้ทันและกระตุ้นให้วงจรแปลงสัญญาณ ADC เริ่มแปลงค่าสัญญาณอนาลอก เมื่อสิ้นสุดการทำงานสัญญาณเชิงตัวเลขจะไปรออยู่ที่ วงจรแอดเดรสบัฟเฟอร์และสัญญาณสิ้นสุดการแปลงข้อมูลจะถูกส่งไปยังวงจรควบคุมสัญญาณลอจิกเพื่อกำเนิดสัญญาณส่งข้อมูลไปหน่วยความจำ ( store ) พร้อมทั้งเปิดเกตของแอดเดรสบัฟเฟอร์ ( ING ) ส่วนสัญญาณแสดงการสูญเสียเวลาส่วนหนึ่งจะนำไปใช้ในการชดเชยเวลาและอีกส่วนหนึ่งไปแสดงค่าเปอร์เซ็นต์เวลาในการสูญเสียอัตรานับรังสี เมื่อสิ้นสุดการเก็บข้อมูลแผ่นวงจรหน่วยความจำจะส่งสัญญาณเริ่มต้นวงจรรอบใหม่ ( clear ) มายังแผ่นวงจรแปลงสัญญาณความสูงของพัลส์ทำงานใหม่

### 3.3 การออกแบบวงจรจัดการสัญญาณส่วนหน้า

#### 3.3.1 วงจรขยายบัฟเฟอร์

วงจรมอนิเตอร์ใช้ไอซีเบอร์ LM 310 ซึ่งจัดวงจรแบบ voltage follower หรือ unity gain ส่วนหน้าของวงจรประกอบด้วยวงจรถอดทอนสัญญาณทางเข้า (2:1) ด้วย  $R_1$  และ  $R_2$  ทำให้สัญญาณทางเข้า 0-10 โวลต์ ลดลงเหลือ 0-5 โวลต์ ส่งผ่านวงจรถิลปเปอร์ประกอบด้วย  $R_3$ ,  $D_1$  และ

D<sub>2</sub> ทำหน้าที่ป้องกันสัญญาณเกินกว่า 5 โวลต์ สัญญาณทางออกสามารถจับวงจรอิมพีแดนซ์ต่ำได้ต่อไป ดังแสดงวงจรในรูปที่ 3.3




รูปที่ 3.3 วงจรขยายพีเพอร์

3.3.2 การออกแบบวงจรดิสคริเมเนเตอร์ 2 ระดับ

วงจรดิสคริเมเนเตอร์ 2 ระดับ เลือกใช้ไอซีเบอร์ MAX 902 จัดเป็นวงจรเปรียบเทียบระดับศักดาไฟฟ้าในลักษณะการทำงานของอุปกรณ์วิเคราะห์ช่องเดี่ยว (SCA) ทำหน้าที่เลือกขนาดความสูงของสัญญาณหรือช่วงพลังงานที่ต้องการวิเคราะห์ โดยกำเนิดสัญญาณ LLD และ ULD ส่งให้วงจรควบคุมสัญญาณลอจิกเพื่อทำการยกเลิกหรือเลือกสัญญาณเข้าวงจรแปลงสัญญาณมีรูปแบบของวงจรดังในรูปที่ 3.4 สำหรับทรานซิสเตอร์ Q1 เป็นวงจรเกตเชิงเส้นทำหน้าที่ปิดเปิดสัญญาณเข้าวงจรดิสคริเมเนเตอร์เมื่อเกตทางเข้าของวงจรจัดการส่วนหน้าถูกใช้งาน

จุฬาลงกรณ์มหาวิทยาลัย




รูปที่ 3.4 วงจรดิสคริมีเนเตอร์ 2 ระดับ


การทำงานของวงจรดิสคริมีเนเตอร์จะเป็นไปตามแผนภาพเวลาในรูปที่ 3.5 ในกรณีที่สัญญาณพัลส์ต่ำกว่าระดับอ้างอิง LLD สัญญาณทางออกทั้ง LLD และ ULD จะมีสถานะลอจิก 1 ถ้าสัญญาณพัลส์ทางเข้าสูงกว่าระดับอ้างอิง LLD สัญญาณทางออกของ U2(1) จะเปลี่ยนสถานะและถ้าสัญญาณพัลส์สูงกว่า ULD ทั้งสัญญาณทางออกของ U2(2) และ U2(1) จะเปลี่ยนสถานะทั้งคู่ สัญญาณทั้งสองจะส่งไปสร้างสัญญาณ B ร่วมกับสัญญาณจากวงจรตรวจค่าสูงสุดของพัลส์ PD เพื่อสร้างสัญญาณควบคุมลอจิก

### 3.3.3 การออกแบบวงจรกำเนิดสัญญาณปรับแก้เวลา


วงจรดิสคริมีเนเตอร์สำหรับกำหนดระดับการทำงานของวงจรแปลงสัญญาณต่ำสุด (threshold) เลือกใช้ไอซีเบอร์ LM 306 จัดวงจรปรับเทียบระดับศักดาไฟฟ้า โดยศักดาอ้างอิงปรับละเอียดด้วยความต้านทานปรับค่าได้แบบหลายรอบดังวงจรในรูปที่ 3.6 เมื่อสัญญาณจากวงจรขยายบัฟเฟอร์ U3 สูงเกินระดับอ้างอิงสัญญาณ THR2 ซึ่งเป็นระดับลอจิก 1 จะเปลี่ยนเป็น 0 และสัญญาณ -THR ที่ขา 7 ของ U2 จะส่งไปที่ขา 1 ของไอซี 11 AND กับสัญญาณ -B สร้างสัญญาณ -CLP เพื่อกำเนิดเป็นสัญญาณสูญเสียเวลานับรังสีต่อไป



รูปที่ 3.5 แผนภาพเวลาของวงจรคัสคริมินเตอร์ 2 ระดับ



รูปที่ 3.6 วงจรกำเนิดสัญญาณปรับแก้เวลา




รูปที่ 3.7 แผนภาพเวลาของวงจรเทสโฮลติสคริมินเตอร์

### 3.4 การออกแบบวงจรแปลงสัญญาณความสูงของพัลส์

#### 3.4.1 การออกแบบวงจรตรวจค่าสูงสุดของพัลส์และยึดสัญญาณพัลส์


วงจรนี้เลือกใช้ไอซีออปแอมป์เบอร์ LM 357 ซึ่งเป็นออปแอมป์ชนิดทางเข้าของสัญญาณคิฟเฟอร์เนเชียลเป็น JFET มีอินพุตแดนซ์ทางเข้าสูง จัดเป็นวงจรตรวจค่าสูงสุด (peak detector) และวงจรยึดสัญญาณพัลส์รวมในวงจรเดียวกัน ดังแสดงวงจรในรูปที่ 3.8 ประกอบด้วย U4 , D3 , C11



รูปที่ 3.8 วงจรตรวจค่าสูงสุดของพัลส์และยึดสัญญาณพัลส์



การทำงานเริ่มที่สัญญาณพัลส์จากวงจรขยายบัฟเฟอร์ป้อนเข้าทางขา (+) ของออปแอมป์ มีผลให้ไดโอด D3 รับไบอัสทางตรง วงจรออปแอมป์จึงมีรูปแบบของการป้อนกลับแบบ Voltage follower กระแสจากสัญญาณทางออกจะประจุที่ตัวเก็บประจุ C11 โดยมีศักดาไฟฟ้าตกคร่อม C11 เท่ากับสัญญาณทางเข้าเมื่อถึงค่าสูงสุดของสัญญาณพัลส์ (peak) ตัวเก็บประจุจะรักษาระดับศักดาที่ค่าสูงสุดที่เป็นการยืดเวลาขณะที่สัญญาณพัลส์ทางเข้าเปลี่ยนความชันเป็นลบเป็นผลให้ไดโอดได้รับไบอัสกลับทาง ภาวะนี้อปแอมป์จะมีรูปแบบเป็นวงจรถายเป็ดวงจรหรือวงจรเปรียบเทียบบัสดัคคาไฟฟ้าระหว่างระดับศักดาสูงสุดที่ประจุบน C11 กับสัญญาณทางเข้าที่ให้สัญญาณทางออกของออปแอมป์เปลี่ยนสถานะเป็น -12 โวลต์ ตามแหล่งจ่ายทันที ดังแผนภาพเวลาในรูปที่ 3.9 สัญญาณขาหลังที่จุดยอดนี้จะนำไปควบคุมวงจรกระตุ้นสัญญาณ สัญญาณสร้างขอบขาขึ้นของสัญญาณเพื่อกระตุ้นวงจรโมนอสเตเบิลกำเนิดสัญญาณ PD ซึ่งมีขนาดความกว้างพัลส์ 50 นาโนวินาที โดยเกิดด้วยสัญญาณ LLD และ RFF (reset flip flop)




รูปที่ 3.9 แผนภาพเวลาของวงจรตรวจค่าสูงสุด

3.4.2 การออกแบบวงจรแปลงสัญญาณแบบซีกเซตซีฟแอฟพรอกซิเมชัน

วงจรแปลงสัญญาณอนาลอกแบบซีกเซตซีฟแอฟพรอกซิเมชันจะทำหน้าที่แปลงสัญญาณอนาลอกที่ได้รับการยืดเวลาไว้บน C11 ของวงจรยึดสัญญาณพัลส์ โดยสัญญาณ PD เป็นกำลังเริ่มต้นแปลงสัญญาณ สัญญาณเชิงตัวเลขขนาด 10 บิต ที่แปลงได้จะถูกส่งไปรอที่วงจรแอดเดรสบัฟเฟอร์และสัญญาณสิ้นสุด การแปลงสัญญาณอนาลอกจะส่งไปยังวงจรควบคุมสัญญาณลอจิกเพื่อกำเนิดสัญญาณเปิดแอดเดรสบัฟเฟอร์และสัญญาณสั่งหน่วยความจำให้เก็บข้อมูลวิเคราะห์ความสูงของพัลส์ (store)


วงจรแปลงสัญญาณอนาลอกนี้เลือกใช้ไอซีเบอร์ PM7572 เวลาแปลงผันสัญญาณเท่ากับ 5 ไมโครวินาที ดังรายละเอียดในภาคผนวก ก. วงจรที่ออกแบบขึ้นแสดงในรูปที่ 3.10



รูปที่ 3.10 วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณเชิงตัวเลขแบบซีกเซตซีฟแอฟพรอกซิเมชัน

### 3.4.3 การออกแบบวงจรแปลงสัญญาณแบบเฟลช

วงจรแปลงสัญญาณอนาล็อกวงจรนี้เป็นอีกรูปแบบหนึ่งในการแปลงสัญญาณอนาล็อกแบบค่าเวลาแปลงผันคงที่ออกแบบขึ้นเพื่อเปรียบเทียบการทำงาน ในการแปลงความสูงของสัญญาณพัลส์เปรียบเทียบกันสำหรับวงจรแปลงสัญญาณนี้เลือกใช้ไอซีเบอร์ MP 7685 ดังรายละเอียดในภาคผนวก ข. และในวงจรรูปที่ 3.11




รูปที่ 3.11 วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณเชิงตัวเลขแบบเฟลช [7]

### 3.5 วงจรควบคุมสัญญาณลอจิก

#### 3.5.1 การออกแบบวงจรกำเนิดสัญญาณรีเซทฟลิปฟลอป

จากวงจรในรูปที่ 3.12 ไอซี D ฟลิปฟลอป U36BA รับสัญญาณ PD จากวงจรตรวจค่าสูงสุดด้านขาลง กระตุ้นขา CLK ให้สร้างสัญญาณ PSB (pulse stretcher busy) และถูกรีเซทด้วยสัญญาณสิ้นสุดการแปลงสัญญาณ สัญญาณ PSB นี้จะใช้กระตุ้น RS ฟลิปฟลอป U27 ให้สร้างสัญญาณ B (busy) โดยจะรับการรีเซทด้วยสัญญาณ CLEAR สัญญาณ B นี้เป็นสัญญาณหลักในการ AND กับสัญญาณ THR เพื่อสร้างสัญญาณ CLP ในการปรับแก้เวลาที่สูญเสียอัตรานับรังสี และ AND กับวงจรเกตที่ทางเข้าสัญญาณปิดเกตเชิงเส้น และสัญญาณ CLP จะเป็นสัญญาณ


กระตุ้นฟลิปฟลอป U36BA ให้กำเนิดสัญญาณรีเซทฟลิปฟลอป (REF) ในการคายประจุใน C11 เพื่อรอการเริ่มต้นวงจรทำงานใหม่ ดังแผนภาพเวลาในรูปที่ 3.13



รูปที่ 3.12 วงจรกำเนิดสัญญาณรีเซทฟลิปฟลอป

3.5.2 การออกแบบวงจรกำเนิดสัญญาณติดต่อกับหน่วยความจำ


สัญญาณหลักในการติดต่อกับหน่วยความจำและระบบทำงานในเครื่องวิเคราะห์ ได้แก่ สัญญาณ store และ clear โดยสัญญาณ store เป็นสัญญาณที่ติดต่อกับหน่วยความจำให้รับรหัสเชิงตัวเลขของตำแหน่งแอดเดรสที่แปลงได้ไปใช้ในการเก็บข้อมูล จึงแบ่งเป็น 2 ลักษณะคือ การเก็บข้อมูลเวลาที่แอดเดรส 0 และการเก็บข้อมูลวิเคราะห์ความสูงของพัลส์ที่แอดเดรสมากกว่า 0 ขึ้นไปถึงแอดเดรสสูงสุด



รูปที่ 3.13 แผนภาพเวลาของรอกำหนดสัญญาณรีเซตฟิลิปพลอป


ก. ทุกๆ 1 วินาที วงจรแปลงผันจะได้รับสัญญาณ LTS เข้ามาเซทฟลิปฟลอป U36BA ให้สร้างสัญญาณ LTM ในวงจร และเซทฟลิปฟลอป U36BA ให้สร้างสัญญาณ store เพียงอย่างเดียว ไม่สร้างสัญญาณ ING เนื่องจากสัญญาณ ING เกิดจากสัญญาณ B AND กับสัญญาณ PSB แต่ขณะที่เกิด LTM นั้นสัญญาณ RJ จะรีเซทการทำงานของวงจรแปลงผันสัญญาณ หน่วยความจำ จึงได้รับรหัสเชิงตัวเลขที่ตำแหน่งแอดเดรส 0 และบันทึกเวลาทุก 1 วินาที

ข. ในกรณีของการแปลงสัญญาณความสูงของพัลส์สัญญาณ store จะเกิดขึ้นในช่วงเวลาของสัญญาณ ING ซึ่งเปิดเกตบัฟเฟอร์ของรหัสแอดเดรสส่งไปยังหน่วยความจำและบันทึกจำนวนนับรังสี



รูปที่ 3.14 วงจรกำเนิดสัญญาณติดต่อกับหน่วยความจำ


เมื่อสิ้นสุดการบวกหรือลบข้อมูลในหน่วยความจำ วงจรแปลงผันสัญญาณจะได้รับสัญญาณ clear มารีเซทสัญญาณ busy เพื่อเริ่มวงจรการวิเคราะห์ความสูงของพัลส์ใหม่ แผนภาพเวลาของวงจรกำเนิดสัญญาณติดต่อกับหน่วยความจำแสดงในรูปที่ 3.15



รูปที่ 3.15 แผนภาพเวลาวงจรกำเนิดสัญญาณ ING และ CLR

### 3.5.3 วงจรกำเนิดสัญญาณสูญเสียบเวลา

ระหว่างกระบวนการแปลงผันสัญญาณภายในแผนวงจรแปลงสัญญาณพัลส์นี้จะไม่มีการรับสัญญาณทางเข้าจากวงจรถ่ายสัญญาณอีกจนกว่าจะสิ้นสุดการเก็บข้อมูล ช่วงเวลานี้คือช่วงเวลาสูญเสียบรรยากาศ ( dead time ) เริ่มจากเมื่อสัญญาณเกินระดับดิสคริมิเนเตอร์ LLD สัญญาณนี้จะ AND กับ REC สร้างเป็นสัญญาณ DT เพื่อปรับแก้เวลาในวงจรตั้งเวลานับรังสีและสัญญาณ DT นี้ ยังนำมาแปลงเป็นสัญญาณเชิงระดับในลักษณะของการแสดงเปอร์เซ็นต์เวลาในการสูญเสียบรรยากาศ แสดงผลบนมิเตอร์ด้วยวงจร RC




รูปที่ 3.16 วงจรกำเนิดสัญญาณสูญเสียบเวลา

### 3.5.4 วงจรแอดเดรสบัฟเฟอร์ (Address Buffer)


เป็นวงจรขับสัญญาณขนาด 10 บิต ทำหน้าที่รับสัญญาณเชิงตัวเลขจากวงจรถ่างแปลงสัญญาณซิกเซสซีฟแอฟพรอกซิเมชัน และขับสัญญาณทั้ง 10 บิต ไปเก็บยังแอดเดรสต่างๆ ของหน่วยความจำ การเก็บข้อมูลแต่ละครั้งจะถูกควบคุมโดยสัญญาณ ING ข้อมูลที่เก็บในหน่วยความจำ จะถูกนำไปสร้างเป็นฮิสโตแกรมแสดงสเปกตรัมของรังสี การทำงานของวงจรดังแสดงในรูปที่ 3.17





รูปที่ 3.17 วงจรแอดเดรสบัพเฟอร์


ศูนย์วิทยพัชร์พยการ  
จุฬาลงกรณ์มหาวิทยาลัย




81  
8100

-CH0	B1	A1	-AC0
	B2	A2	HRSD
	B3	A3	175
-GATE	B4	A4	07
	B5	A5	-CH0
	B6	A6	
DTH	B7	A7	
	B8	A8	
-PUL	B10	A9	ADD
	B11	A11	-PRA
	B12	A12	
	B13	A13	ADF
	B14	A14	
	B15	A15	
XD3	B16	A16	SPRKE
XD1	B17	A17	-CLEAR
XD2	B18	A18	-LTM
-ZES	B19	A19	
-HPS	B20	A20	
	B21	A21	CFB
	B22	A22	
	B23	A23	
SOA	B24	A24	
	B25	A25	
	B26	A26	
XD9	B27	A27	
-CH0	B28	A28	-CH0
	B29	A29	
XD4	B30	A30	-X RB7
XD4	B31	A31	AD7
XD4	B32	A32	AD5
	B33	A33	
	B34	A34	
	B35	A35	
-12VDC	B36	A36	-12VDC
-12VDC	B37	A37	-12VDC
-12VDC	B38	A38	-12VDC
-12VDC	B39	A39	-12VDC
-12VDC	B40	A40	-12VDC
-12VDC	B41	A41	-12VDC
	B42	A42	
GRD	B43	A43	GRD
VR1	B44	A44	213
VR2	B45	A45	VR2
ULD2	B46	A46	VR1
ULD2	B47	A47	ULD3
ZDC IN	B48	A48	ULD1
	B49	A49	
	B50	A50	


รูปที่ 3.18 วงจรแปลงสัญญาณแบบซิกเซสตีฟแอฟพรอกซิเมชัน



รูปที่ 3.19 วงจรควบคุมสัญญาณลจิก



รูปที่ 3.20 ภาพถ่ายวงจรแปลงสัญญาณแบบวิลคินสัน



รูปที่ 3.21 ภาพถ่ายวงจรแปลงสัญญาณแบบซัคเซสซีฟแอฟพรอกซิเมชัน