


การสร้างลอจิกฟังก์ชันและไดอะแกรม

๓.๑ หน่วยความจำ

๓.๑.๑ Memory Register and Read/Write Control Gate

ใน Memory register 1 word ประกอบด้วย Clocked-RS flip flop ๘ ตัว clocked-input ของ flip flop จะต่อรวมกันและถูกควบคุมด้วย write control gate ดังรูปที่ ๓.๑ RS-input แต่ละ bit จะต่อมาจากภาค input driver ข้อมูลจะ transfer เข้าไปใน register ได้เมื่อ address (MA), คำสั่ง Store (STO) และ clock pulse เป็น logic "1"



รูปที่ ๓.๑ Logic Diagram of Memory Register

สำหรับการอ่านข้อมูลออกจาก register นั้น จะถูกควบคุมด้วย Read gate ซึ่งข้อมูลใน register จะออกได้เมื่อ logic ของ MA เป็น "1" เท่านั้น

๓.๑.๒ Memory Input/Output Driver

เนื่องจากหน่วยความจำมีทั้งหมด ๑๖ คำ ดังนั้นทาง input และ output จึงจำเป็นต้องมีภาค driver ทั้งนี้เพื่อป้องกัน loading effect Input driver จะมีลักษณะดังรูปที่ ๓.๒ ซึ่ง input ของวงจรจะรับข้อมูลมาจาก Accumulator และทาง output จะต่อเข้าไปยัง input ของ memory register แต่ละชุด สำหรับ Output driver จะมีลักษณะดังรูปที่ ๓.๓ ซึ่งจะรับข้อมูลในแต่ละ bit ของ register ทั้ง ๑๖ คำ แล้ว drive ไปยัง Buffer register และ Program register

Binary Output


To 16 Words

To all RS-Input of flip flop bit 7

Write Control Gate


in 16 words memory

To bit 0



Binary Input

รูปที่ ๓.๒ Logic Diagram of Input Memory Driver




รูปที่ ๓.๓ Logic Diagram of Output Memory Driver

๓.๒ หน่วยคำนวณ

๓.๒.๑ Buffer Register and Accumulator


Buffer register และ Accumulator จะประกอบด้วย clocked-RS flip flop ๘ ตัว clocked-input ของ flip flop จะต่อรวมกันและถูกควบคุมด้วย input control gate ดังรูปที่ ๓.๔ และ ๓.๕ ตามลำดับ สำหรับ Buffer register ข้อมูลจากหน่วยคำนวณจะ transfer เข้าไปใน register ได้ก็ต่อเมื่อการทำงานของเครื่องอยู่ใน phase Y และมีคำสั่งเกี่ยวกับการคำนวณ (AC) เท่านั้น ส่วน Accumulator ก็เช่นเดียวกันกับ Buffer register แต่การ transfer จะเกิดขึ้นเมื่อการทำงานของเครื่องอยู่ใน phase Z (ดังปรากฏอยู่ในตารางที่ ๒.๑) ใน Buffer register จะมีวงจรสำหรับ clear ทั้งทาง logic และ switch ซึ่งจากตารางที่ ๒.๑ ในช่วงของ phase X ข้อมูลจะถูก clear เสมอ ดังนั้นจึงควบคุม clear ด้วย

phase X pulse ถ้าต้องการ clear ในขณะที่เครื่องทำงานอยู่ใน phase อื่น ก็  
 สามารถทำได้โดยใช้ clear switch สำหรับใน Accumulator ก็จะมีวงจร clear  
 เช่นเดียวกัน แต่การ clear จะเกิดขึ้นในขณะที่เครื่องอยู่ใน phase Y และมีคำสั่ง  
 Clear and Add หรือ Clear and Subtract เท่านั้น นอกจากนี้ยังมี Clear  
 Switch และ Set Switch สำหรับ unload และ load ข้อมูลหรือโปรแกรมอีกด้วย



รูปที่ ๓.๘ Logic Diagram of Buffer Register






รูปที่ ๓.๖ Logic Diagram of One's Complement Transfer Gate

๓.๒.๓ Parallel Full Adder

Parallel Full Adder ประกอบด้วยวงจร full adder 8 bit ต่อ cascade กัน ดังรูปที่ ๓.๗ โดยที่ carry output ของ bit 0 ต่อเข้ากับ carry input ของ bit 1 และของ bit 1 ต่อไปยัง bit 2 ตามลำดับ สำหรับ carry output ของ bit สุดท้าย คือ bit 7 จะต่อกลับไปยัง carry input ของ bit 0 ทั้งนี้เพื่อให้การลบโดยวิธีบวก one's complement จบสมบูรณ์ในตัวมันเอง (พิจารณาภาคผนวก ก ประกอบ) พังก์ชันการทำงานของ full adder แต่ละ bit จะมีลักษณะดังตารางที่ ๓.๒ การสร้างวงจร full adder จะใช้ half adder เป็นตัวสร้าง วงจรดังรูปที่ ๓.๘

Binary Sum Inputs



รูปที่ ๓.๑ Logic Diagram of Parallel Full Adder

A	B	C <sub>i</sub>	S	C <sub>o</sub>
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Note : A = Binary input from Accumulator

B = Binary input from Buffer register

C<sub>i</sub> = Carry input

S = Sum output

C<sub>o</sub> = Carry output

Function :

$$S = A \oplus B \oplus C_i$$

$$C_o = AB + C_i(A \oplus B)$$


ตารางที่ ๓.๒ Truth Table for each bit of Paralle Full Adder

A	B	S <sub>H</sub>	C <sub>H</sub>
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

S<sub>H</sub> = A ⊕ B

C<sub>H</sub> = AB

ก) Truth Table of Half Adder



ข) Full Adder Implementation

รูปที่ ๓.๘ Logic Diagram of Full Adder

๓.๒.๔ Overflow Checker

การตรวจ overflow ทำได้โดยเปรียบเทียบเครื่องหมายของตัวตั้งใน Accumulator (S<sub>a</sub>) เครื่องหมายของตัวบวกหรือลบใน Buffer register หลังจาก complement แล้ว (S<sub>c</sub>) และเครื่องหมายของผลลัพธ์ที่ได้จาก parallel full adder (S<sub>f</sub>) ว่าได้ผลดังในตารางที่ ๓.๓ หรือไม่ ถ้าหากว่าผิดไปจากตารางนี้แล้วแสดงว่าเกิด overflow ในทาง logic ถ้า sign bit เป็น 1 หมายถึงเครื่องหมายลบ ถ้า sign bit เป็น 0 หมายถึงเครื่องหมายบวก ฟังก์ชันการทำงานของวงจรจะเขียนได้ดัง Truth table ตารางที่ ๓.๘ โดยถือว่า ถ้าเครื่องหมายเหมือนกันบวกกันแล้วผลลัพธ์



ได้เครื่องหมายตรงข้ามแสดงว่าผลของการบวกเกินหลัก ถ้าเครื่องหมายต่างกันบวกกัน โอกาสที่เกินหลักจะไม่มีเลย (พิจารณาภาคผนวก ก ประกอบ) การตรวจสอบ overflow จะมีในระหว่างที่เครื่องทำงานอยู่ใน phase Y และได้รับคำสั่งเกี่ยวกับการบวกหรือลบเท่านั้นตามตารางที่ ๒.๑ ข้อ b) และ c) Output ของวงจรนี้จะไป set overflow flip flop เพื่อแสดงผลและทำให้เครื่องหยุดทำงานดังแสดงในรูปที่ ๓.๑'

The larger number	The smaller number	The results of sum
+ X	+ Y	+(X+Y), the result is greater than X.
+ X	- Y	+(X-Y), the result is smaller than X.
- X	+ Y	-(X-Y), the result is smaller than X.
- X	- Y	-(X+Y), the result is greater than X.

ตารางที่ ๓.๓ Algorithm of Addition for Number with Sign

$S_a$	$S_c$	$S_f$	OF
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

Note: 0 == Positive sign

1 == Negative sign

$S_a$  = The sign of addend

$S_c$  = The sign of augend


$S_f$  = The sign of result

OF = Overflow function

The number is operated in the form of signed-1's complement representation

Function:  $OF = \bar{S}_a \bar{S}_c S_f + S_a S_c \bar{S}_f$

ตารางที่ ๓.๔ Truth Table of Overflow Checker




รูปที่ ๓.๘ Logic Diagram of Overflow Checker

๓.๓ หน่วยควบคุมคำสั่ง

๓.๓.๑ Program Register


Program register ประกอบด้วย clocked-RS flip flop ๘ ตัวเช่นเดียวกับ Buffer register หรือ Accumulator แต่การ transfer data เข้า จะเกิดขึ้นในช่วงที่เครื่องทำงานใน phase X (Program time) ซึ่งจะมีโคดแกรมดังรูปที่ ๓.๑๐ ในวงจรนี้สามารถ unload หรือ load program ได้ด้วย clear และ set switches เช่นเดียวกับ Accumulator ทั้งนี้เพื่อใช้สำหรับตั้งคำสั่งต่าง ๆ เพื่อตรวจสอบระบบและใช้เขียน program เข้าไปเก็บไว้ใน Memory register



รูปที่ ๓.๑๐ Logic Diagram of Program Register

๓.๓.๒ Address Register

Address register ประกอบด้วย Triggering flip flop ๔ ตัว ทำเป็น วงจร 4 bit binary count-up counter ดังรูปที่ ๓.๑๑ การนับขึ้นทุก ๆ ครั้งจะ อยู่ใน phase Y และไม่มี Jump condition เกิดขึ้นเท่านั้น ถ้ามี Jump condition เกิดขึ้น Address code ใน program register จะผ่าน transfer gate 2 มา load วงจรให้ได้ code ตามที่ต้องการ ในวงจรมี clear switch สำหรับ set output ให้เป็น 0000 เพื่อเริ่มต้นการทำงานของเครื่อง



รูปที่ ๓.๑๑ Logic Diagram of Address Register

### ๓.๓.๓ Address and Function Decoder


Address and Function Decoder ประกอบด้วยวงจร 4-to-16-line decoder โดยแปลง address code และ operation code จาก 4 bit binary ให้เป็น address 16 numbers และคำสั่ง 16 instructions ตามลำดับ output ของ Address decoder แต่ละ line จะต่อไปยัง write gate ของ Memory register แต่ละ word และ output ของ function decoder แต่ละ line จะถูก form เป็น instruction control gate ซึ่งใช้ควบคุมการทำงานของเครื่อง ฟังก์ชันการทำงานของ decoder จะมีลักษณะดังตารางที่ ๓.๕ และรูปที่ ๓.๑๒

Binary Code				Output Function	Description	
$b_3$	$b_2$	$b_1$	$b_0$		Address No.	Instruction
0	0	0	0	$\bar{b}_3 \bar{b}_2 \bar{b}_1 \bar{b}_0$	0	HAL
0	0	0	1	$\bar{b}_3 \bar{b}_2 \bar{b}_1 b_0$	1	ADD
0	0	1	0	$\bar{b}_3 \bar{b}_2 b_1 \bar{b}_0$	2	SUB
0	0	1	1	$\bar{b}_3 \bar{b}_2 b_1 b_0$	3	CAD
0	1	0	0	$\bar{b}_3 b_2 \bar{b}_1 \bar{b}_0$	4	CSB
0	1	0	1	$\bar{b}_3 b_2 \bar{b}_1 b_0$	5	JPO
0	1	1	0	$\bar{b}_3 b_2 b_1 \bar{b}_0$	6	JUN
0	1	1	1	$\bar{b}_3 b_2 b_1 b_0$	7	JNE
1	0	0	0	$b_3 \bar{b}_2 \bar{b}_1 \bar{b}_0$	8	NOP
1	0	0	1	$b_3 \bar{b}_2 \bar{b}_1 b_0$	9	
1	0	1	0	$b_3 \bar{b}_2 b_1 \bar{b}_0$	10	
1	0	1	1	$b_3 \bar{b}_2 b_1 b_0$	11	
1	1	0	0	$b_3 b_2 \bar{b}_1 \bar{b}_0$	12	
1	1	0	1	$b_3 b_2 \bar{b}_1 b_0$	13	
1	1	1	0	$b_3 b_2 b_1 \bar{b}_0$	14	STO
1	1	1	1	$b_3 b_2 b_1 b_0$	15	CMF

ตารางที่ ๓.๕ Functional Operation of  
Address and Function Decoders

Binary Code Input

၈၆



၅၂၇ ဂ.၈၆ Logic Diagram of Address and Function Decoders

๓.๓.๔ Transfer Gate

ในการ transfer data จาก program register ไปยัง Address register, Address decoder และ Function decoder และจาก Address register ไปยัง Address decoder จำเป็นจะต้องมี transfer gate เป็นตัวควบคุมซึ่งมีทั้งหมด 4 gates ดังรูปที่ ๒.๖ transfer gate แต่ละตัวจะเปิดให้ data ผ่านขึ้นอยู่กับการควบคุมดังนี้ transfer gate 1 เปิดเมื่อมีคำสั่งเกี่ยวกับการคำนวณ (AC) หรือ transfer data จาก Accumulator ไปยัง Memory register ที่ต้องการ (STO) Transfer gate 2 เปิด เมื่อมี Jump condition เกิดขึ้น (JI) Transfer gate 3 เปิดในขณะที่เครื่องอยู่ใน phase ของการทำงาน ( $\bar{X}$ ) และ Transfer gate 4 เปิดในขณะที่เครื่องอยู่ใน phase ของการอ่านโปรแกรม (X) Transfer gate แต่ละตัวจะประกอบด้วย AND gate ๘ ตัวซึ่งใช้ transfer output และ output ของ address code, operation code และ Address register ทั้ง 4 bits ไปยัง decoder ที่ต้องการ ฟังก์ชันการทำงานและวงจรของ transfer gate จะมีลักษณะดังตารางที่ ๓.๖ และรูปที่ ๓.๑๓

B	C	T
0	0	0
0	1	0
1	0	0
1	1	1

Note : B = Binary input

C = Control input i .


ie. AC + STO, JI,  $\bar{X}$  or X .

T = Transfer binary output

Function :

T = BC

ตารางที่ ๓.๖ Truth Table for each gate of Transfer Gate



รูปที่ ๓.๑๓ Logic Diagram of Transfer Gate

๓.๓.๕ Instruction Control Gate and Stop Indicator

ในช่วงเวลา execution คำสั่งจาก function decoder จะไปควบคุม ส่วนต่าง ๆ ของเครื่องให้ทำงานตามที่ต้องการในตารางที่ ๒.๑ ซึ่งในบางส่วนของวงจร จะต้องทำงานตามคำสั่งหลายอย่าง ดังนั้นจึงจำเป็นต้องรวมคำสั่งที่เกิดขึ้นไปควบคุมส่วน นั้นซึ่งเรียกว่า instruction control gate หรือ instruction control generator พังก์ชันที่ใช้ในการควบคุมมีดังนี้

Arithmetic Clear Control Function (CA) ใช้สำหรับ clear Accumulator เมื่อมีคำสั่ง CAD หรือ CSB ซึ่งมีฟังก์ชันดังนี้

$$CA = CAD + CSB$$

Add and Subtract Control Function (AS) ใช้สำหรับควบคุมวงจร overflow checker เมื่อมีคำสั่ง ADD หรือ SUB เกิดขึ้น มีฟังก์ชันดังนี้

$$AS = ADD + SUB$$



Complement Transfer Gate Control Function (CT) ควบคุมให้ output ของ Buffer register เปลี่ยนเป็น one's complement ก่อนเข้าวงจร parallel full adder เมื่อมีคำสั่ง SUB หรือ CSB มีฟังก์ชันดังนี้

$$CT = SUB + CSB$$

Arithmetic Control Function (AC) ใช้ควบคุม input data transfer ของ Buffer register และ Accumulator เมื่อมีคำสั่งเกี่ยวกับการคำนวณทั้งหมดได้แก่ ADD, SUB, CAD หรือ CSB ซึ่งมีฟังก์ชันดังนี้

$$\begin{aligned} AC &= ADD + SUB + CAD + CSB \\ &= AS + CA \end{aligned}$$

Transfer Gate 1 Control Function ( $T_1$ ) ควบคุม transfer gate 1 ให้ address code ใน program register ผ่านไปยัง address decoder เมื่อมีคำสั่งเกี่ยวกับการคำนวณหรือ transfer data เข้าไปเก็บใน memory register ฟังก์ชันของวงจรคือ


$$\begin{aligned} T_1 &= ADD + SUB + CAD + CSB + STO \\ &= AC + STO \end{aligned}$$

Jump Instruction Control Function (JI) ใช้ควบคุมให้ Address register หยุดนับและ transfer address code ใน program register มายัง address register ด้วย transfer gate 2 เมื่อมีคำสั่ง JUN, JPO หรือ JNE สำหรับคำสั่ง JPO และ JNE จะเกิด Jump condition ได้ก็เมื่อ Sign bit ( $S_a$ ) ใน Accumulator มีเครื่องหมายตรงตามคำสั่ง กล่าวคือ JPO เกิดขึ้นถ้า Sign bit เป็นบวก (0) และ JNE เกิดขึ้น ถ้า Sign bit เป็นลบ (1) ซึ่งฟังก์ชันของ JI จะเขียนได้ดังนี้

$$JI = JUN + \bar{S}_a \cdot JPO + S_a \cdot JNE$$

Automatic Stop Control Function (RU) ควบคุมให้เครื่องหยุดทำงานเมื่อมีคำสั่ง HAL, CMF หรือเกิด overflow (OF) ฟังก์ชันของวงจรคือ

$$RU = HAL + CMF + OF$$




Logic Diagram of Instruction Control Gate

Jump Sequence Control Function (JS) ใช้ควบคุมให้เครื่อง Jump เวลาการทำงานใน phase Z ในกรณีที่การทำงานของเครื่องในรอบนั้นต้องการเพียง phase X และ phase Y เท่านั้นซึ่งได้แก่การทำงานของคำสั่ง JPO, JUN, JNE หรือ STO พังก์ชันของ JS คือ

$$JS = JPO + JUN + JNE + STO$$

สำหรับการควบคุมหน่วยความจำที่เกี่ยวข้องกับคำสั่งจะมีอยู่อย่างเดียวคือคำสั่ง STO ซึ่งจะต่อโดยจาก Function decoder ผ่านวงจร driver ไปยัง Memory register ทั้ง 16 words วงจรของ Instruction control gate ที่กล่าวมาทั้งหมดนี้จะมีลักษณะดังรูปที่ ๓.๑๔

ส่วนวงจร Stop Indicator จะต่อมาจากคำสั่งที่ทำให้เครื่องหยุดทำงานคือ HAL, CMF และ OF ซึ่งต่อร่วมกับ clock pulse (CP) แล้วต่อเข้ากับหลอดไฟเพื่อแสดงผลโดยที่หลอดไฟจะกระพริบตามจังหวะของ CP ตลอดเวลาถ้ามีคำสั่ง HAL, CMF หรือเกิด overflow ขึ้น วงจรของ Stop Indicator จะมีลักษณะดังรูปที่ ๓.๑๕




รูปที่ ๓.๑๕ Logic Diagram of Stop Indicator



### ๓.๔ หน่วยควบคุมลำดับการทำงาน

#### ๓.๔.๑ Clock Generator

วงจร clock ประกอบด้วยวงจร square wave generator ซึ่งใช้ Astable multivibrator และ RS flip-flop ต่อกันและมีสวิตช์สำหรับให้เครื่องทำงานแบบ continuous หรือ step ก็ได้ดังรูปที่ ๓.๖




รูปที่ ๓.๑๖ Logic Diagram of Clock Generator


#### ๓.๔.๒ Timing Control Circuit

วงจร Timing control ใช้สำหรับควบคุมการ start และ stop เครื่อง โดยใช้ RS flip-flop ดังรูปที่ ๓.๑๗ CP จะผ่านไปยังระบบต่าง ๆ ของเครื่องได้ เมื่อ output ของ flip-flop เป็น "1" โดยการกดสวิตช์ Advance DS ซึ่งเครื่องจะเริ่มต้นการทำงาน และเครื่องจะหยุดทำงานเมื่อกดสวิตช์ Stop DC หรือ flip-flop ถูก clear ด้วยผลของคำสั่งที่ทำให้เกิด RU function เป็น "1" นอกจากนี้


เครื่องสามารถหยุดทำงานเมื่อครบ ๑ รอบ หรือครึ่งรอบได้โดยใช้ Selector Switch (SS) เป็นตัวเลือกรับสัญญาณจากเครื่องมา clear flip-flop ซึ่งสำหรับ ๑ รอบ เครื่องจะหยุดทำงานทุกครั้งเมื่อเริ่มต้น program time ของรอบต่อไป และสำหรับ ครึ่งรอบเครื่องจะหยุดทำงานทุกครั้งเมื่อเริ่มต้น program time และเริ่มต้น execution time ซึ่ง waveform ของการควบคุมจะเป็นไปดังรูปที่ ๓.๑๘




รูปที่ ๓.๑๗ Logic Diagram of Timing Control Circuit



๗) Waveforms of CP and  $\overline{CP}$  output




๘) Waveform of Q under DS and DC




Set SS at CONT.

๙) Waveform of Q under Continuous Run condition



๓) Waveform of Q under 1-Cycle Run Condition



๔) Waveform of Q under  $\frac{1}{2}$  Cycle Run Condition

รูปที่ ๓.๑๘ Waveforms of Timing Control at Various Condition (cont.)

### ๓.๔.๓ Sequence Control Circuit

วงจร Sequence control ประกอบด้วย synchronous 2 bit counter โดยใช้ clocked-RS flip flop ซึ่งทำเป็นวงจร Divide-by-2 และ Divide-


by-3 counter ซึ่งควบคุมด้วย JS function และ output ของวงจรจะ decode ให้ได้สัญญาณของ phase X, Y และ Z ตามลำดับลักษณะการทำงานของวงจรจะเป็นดังตารางที่ ๓.๑ และรูปที่ ๓.๑๘ และ ๓.๒๐ (พิจารณาภาคผนวก ข ประกอบ) การนับของวงจรจะเปลี่ยนเมื่อได้รับสัญญาณ  $\overline{CP}$  จากวงจร Timing control ทั้งนี้เพื่อให้เวลาของสัญญาณ CP อยู่ระหว่างกลางของแต่ละ phase ตามรูปที่ ๒.๒

Phase	Output of Counter	
	JS=0	JS=1
X	Q <sub>1</sub> Q <sub>0</sub> 1 0	Q <sub>1</sub> Q <sub>0</sub> 1 0
Y	Q <sub>1</sub> Q <sub>0</sub> 0 1	Q <sub>1</sub> Q <sub>0</sub> 0 1
Z	Q <sub>1</sub> Q <sub>0</sub> 0 0	-

Note : Q<sub>1</sub> and Q<sub>0</sub> = output of FF1 and FF0 respectively

Function;  
 X = Q<sub>1</sub>  
 Y = Q<sub>0</sub>  
 Z =  $\overline{Q_1} \overline{Q_0}$

ตารางที่ ๓.๑ Count Table of Sequence Control




Note :  $R_1 = Q_1 \overline{Q_0}$        $R_0 = Q_0$   
 $S_1 = \overline{Q_1} \cdot (\overline{JS} \cdot Q_0)$        $S_0 = Q_1 \overline{Q_0}$

ดูการออกแบบวงจรในภาคผนวก ข

รูปที่ ๓.๑๘ Logic Diagram of Sequence Control Circuit





ပုံ ၁၂၀ မ.၆၀ Waveforms of Sequence Control Circuit

.....