

เครื่องมือประกอบการสอนระบบดิจิทัลคอมพิวเตอร์



นายไพฑูรย์ สังข์พันธ์

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต

แผนกวิชาวิศวกรรมไฟฟ้า

บัณฑิตวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย

พ.ศ. ๒๕๒๐

002190

I16804852

THE DIGITAL COMPUTER SYSTEM TRAINER

Mr. Paitoon Sungkhapunthu

A Thesis Submitted in Partial Fullfillment of the Requirements
for the Degree of Master of Engineering
Department of Electrical Engineering
Graduate School
Chulalongkorn University

1977


หัวข้อวิทยานิพนธ์ เครื่องมือประกอบการสอนระบบคิเจตอลคอมพิวเตอร์

โดย นายไพฑูรย์ สังข์พันธ์

แผนกวิชา วิศวกรรมไฟฟ้า


อาจารย์ที่ปรึกษา ผู้ช่วยศาสตราจารย์ สุยุชน์ สัตยประกอบ


บัณฑิตวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย อนุมัติให้บัณฑิตวิทยาลัยนี้เป็น
ส่วนหนึ่งของการศึกษาคตามหลักสูตรปริญญาวิทยาศาสตรบัณฑิต





.....คณบดีบัณฑิตวิทยาลัย
(ศาสตราจารย์ ดร.วิศิษฐ์ ประจวบเหมาะ)

คณะกรรมการสอบวิทยานิพนธ์

.....ประธานกรรมการ
(ผู้ช่วยศาสตราจารย์ ดร.สุทิน เวทย์วิฑนะ)

.....กรรมการ
(อาจารย์ ดร.ชาตรี ศรีไพพรรณ)

.....กรรมการ
(ผู้ช่วยศาสตราจารย์ ดร.สุขุมวิทย์ ภูมิวิไลสาร)

.....กรรมการ
(ผู้ช่วยศาสตราจารย์ สุยุชน์ สัตยประกอบ)

ลิขสิทธิ์ของบัณฑิตวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย

หัวข้อวิทยานิพนธ์ เครื่องมือประกอบการสอนระบบดิจิทัลคอมพิวเตอร์
ชื่อนิสิต นายไพฑูรย์ สังข์พันธ์
อาจารย์ที่ปรึกษา ผู้ช่วยศาสตราจารย์ สุยุชน์ สัตยประกอบ
แผนกวิชา วิศวกรรมไฟฟ้า
ปีการศึกษา ๒๕๒๐



บทคัดย่อ

วิทยานิพนธ์นี้มีวัตถุประสงค์เพื่อสร้างและออกแบบเครื่องมือประกอบการสอนระบบดิจิทัลคอมพิวเตอร์เบื้องต้น ชนิด Single Address Computing System ที่มีระบบทำงานแบบ parallel, synchronous, sequential operation ขนาด ๘ หลักไบนารี มีหน่วยความจำ ๑๖ คำ และสามารถทำคำสั่งได้ ๑๐ อย่าง ซึ่งได้แก่ HAL (Halt), ADD (Add), SUB (Subtract), CAD (Clear and Add), CSB (Clear and Subtract), JPO (Jump if Positive), JUN (Unconditional Jump), JNE (Jump if Negative), STO (Store) และ CMF (Command Fault).

ในการวิจัยเริ่มตั้งแต่การหาโลจิกฟังก์ชันในหน่วยต่าง ๆ ของระบบ ได้แก่ หน่วยความจำ หน่วยคำนวณ และหน่วยควบคุม แล้วเลือกและออกแบบสร้างวงจรโลจิกที่เหมาะสมโดยใช้ discrete elements คือ ทราานซิสเตอร์ รีซิสเตอร์และไดโอด ประกอบขึ้นเป็นระบบที่ต้องการ และทั้งหมดนี้ได้ติดตั้งให้อยู่ในรูปของอุปกรณ์สำเร็จที่สมบูรณ์ โดยแสดงให้เห็นลำดับการทำงานของส่วนต่าง ๆ ในระบบ ทั้งนี้การประกอบวงจรได้พยายามใช้วัสดุและอุปกรณ์ที่มีราคาถูกและหาได้ง่ายในประเทศไทย

Thesis Title The Digital Computer System Trainer
Name Mr. Paitoon Sungkhapunthu
Thesis Advisor Assistant Professor Suyut Satayaprakob
Department Electrical Engineering
Academic Year 1977

ABSTRACT

The objective of this thesis is to construct and design a demonstration unit of a basic single-address computing system. Data are processed by eight-bit parallel synchronous and sequential operation. There are sixteen eight-bit memories. Ten instructions are available i.e. HAL (Halt), ADD (Add), SUB (Subtract), CAD (Clear and Add), CSB (Clear and Subtract), JPO (Jump if Positive), JUN (Unconditional Jump), JNE (Jump if Negative), STO (Store), and CMF (Command Fault).

Discrete elements such as transistors, resistors, and diodes are used to build the logic circuits, which integrate into the function units and systems. The components used are inexpensive and available in Thailand.



กิติกรรมประกาศ

เครื่องมือประกอบการสอนระบบดิจิทัลคอมพิวเตอร์ เป็นส่วนหนึ่งของโครงการวิจัยและพัฒนาวัสดุช่วยสอน ของแผนกวิชาช่างวิทยุและโทรคมนาคม วิทยาลัยครูอาชีวศึกษากรมอาชีวศึกษา ซึ่งใช้ประกอบการสอนในวิชา Digital Circuits และ Digital Computing System ในระดับ ปว.วส. และ ปทส. ในการวิจัยครั้งนี้ผู้เขียนได้ค้นคว้าข้อมูลและหลักฐานต่าง ๆ ทั้งทางด้านเทคนิคและการศึกษา โดยอาศัยหนังสือเอกสารต่าง ๆ ที่เกี่ยวข้องและแบบอย่างของเครื่องมือประกอบการสอนแบบต่าง ๆ ตลอดจนได้รับคำแนะนำจากผู้รู้หลายท่าน จนทำให้การวิจัยครั้งนี้สำเร็จลุล่วงไปด้วยดี

ผู้เขียนขอขอบพระคุณ อาจารย์ชิตชัย สุทธาศวิน หัวหน้าคณะวิชาไฟฟ้า อาจารย์อุดม คำมั่งง หัวหน้าแผนกวิชาช่างวิทยุและโทรคมนาคม อาจารย์ประกอบ ศรีตระกูล ตลอดจนอาจารย์และเจ้าหน้าที่ของวิทยาลัยครูอาชีวศึกษาทุกท่าน ที่ได้ให้คำแนะนำและช่วยเหลือทั้งทางด้านเทคนิคทางวิชาการ เทคนิคการสร้างและประกอบอุปกรณ์ และการจัดพิมพ์วิทยานิพนธ์ฉบับนี้ และโดยเฉพาะอย่างยิ่ง ขอขอบพระคุณอาจารย์สุยุชน์ สัตยประกอบ อาจารย์ผู้ควบคุมการวิจัย ที่ได้กรุณาช่วยตรวจและแก้ไขให้วิทยานิพนธ์ฉบับนี้สำเร็จลงด้วยดี

.....

สารบัญ



บทคัดย่อภาษาไทย	หน้า
บทคัดย่อภาษาอังกฤษ	ผ
กิตติกรรมประกาศ	ง
รายการตารางประกอบ	จ
รายการรูปประกอบ	ช

บทที่

๑. บทนำ	๑
๒. ทฤษฎีการทำงานของเครื่องมือประกอบการสอนระบบดิจิทัล คอมพิวเตอร์	๘
๓. การสร้าง โลจิกฟังก์ชันและไดอะแกรม	๒๔
๔. การเลือกวงจรโลจิกอินทิเกรตและประยุกต์วงจรเพื่อใช้งาน	๔๘
๕. การออกแบบและทดสอบวงจรดิจิทัล	๘๖
๖. ตัวอย่างการเขียนโปรแกรม	๑๔๐
๗. สรุปการวิจัยและข้อเสนอแนะ	๑๔๘
หนังสืออ้างอิง	๑๕๐
ภาคผนวก	๑๕๓
ประวัติการศึกษา	๑๕๔

.....

รายการตารางประกอบ

ตารางที่

หน้า

๒.๑	Timing Sequence for the Operation	๑๑
๓.๑	Truth Table for each bit of One's Complement Gate	๒๘
๓.๒	Truth Table for each bit of Parallel Full Adder	๓๐
๓.๓	Algorithm of Addition for Number with Sign.....	๓๒
๓.๔	Truth Table of Overflow Checker	๓๒
๓.๕	Functional Operation of Address and Function Decoders	๓๖
๓.๖	Truth Table for each gate of Transfer Gate.....	๓๘
๓.๗	Count Table of Sequence Control	๔๗
๔.๑	Specification of Logic System	๑๑๒
๔.๒	Circuit Parameters for Designs	๑๑๓
๔.๓	Circuit Specification for Design	๑๑๕
๔.๔	The Values of Circuit Elements in the System....	๑๒๘
๔.๕	Dimension of the Digital Computer System Trainer	๑๓๘
๔.๖	Logic Level of the System	๑๓๘
๖.๑	Binary and Mnemonic Code of Operation	๑๔๓
๖.๒	Program of $R = A + B + C$	๑๔๔
๖.๓	Program of $P = A \times B$ for the sign bit of B is the same as A and $B \neq 0$	๑๔๕
๖.๔	Program of $D = \frac{A}{B}$ for the sign bit of B is the same as A	๑๔๖
๖.๕	Program of Summary of Arithmetic Series.....	๑๔๗

รายการรูปประกอบ

รูปที่

หน้า

๑.๑	Simplified Block Diagram of Single Address Computing System	๓
๒.๑	Basic Digital Computer Organization	๘
๒.๒	Synchronous Timing Waveforms for Digital Computer System Trainer	๑๐
๒.๓	Formation of Binary Number in Register	๑๕
๒.๔	Memory Unit Organization	๑๗
๒.๕	Arithmetic Unit Organization	๑๘
๒.๖	Instruction Control Organization	๒๐
๒.๗	Sequence Control Organization	๒๑
๓.๑	Logic Diagram of Memory Register	๒๔
๓.๒	Logic Diagram of Input Memory Driver	๒๕
๓.๓	Logic Diagram of Output Memory Driver	๒๖
๓.๔	Logic Diagram of Buffer Register.....	๒๗
๓.๕	Logic Diagram of Accumulator	๒๘
๓.๖	Logic Diagram of One's Complement Transfer Gate	๒๙
๓.๗	Logic Diagram of Parallel Full Adder	๓๐
๓.๘	Logic Diagram of Full Adder	๓๑
๓.๙	Logic Diagram of Overflow Checker	๓๓
๓.๑๐	Logic Diagram of Program Register	๓๔
๓.๑๑	Logic Diagram of Address Register	๓๕
๓.๑๒	Logic Diagram of Address and Function Decoders	๓๗
๓.๑๓	Logic Diagram of Transfer Gate	๓๘

၈.၈၈	Logic Diagram of Instruction Control Gate	၄၀
၈.၈၉	Logic Diagram of Stop Indicator	၄၁
၈.၉၀	Logic Diagram of Clock Generator	၄၂
၈.၉၁	Logic Diagram of Timing Control Circuit	၄၃
၈.၉၂	Waveforms of Timing Control at Various Condition	၄၄
၈.၉၃	Logic Diagram of Sequence Control Circuit	၄၅
၈.၉၄	Waveforms of Sequence Control Circuit	၄၆
၉.၀	Schematic Diagram of Clocked-RS Flip Flop	၄၇
၉.၁	Schematic Diagram of Transistor Logic (TL) Circuits	၄၈
၉.၂	Schematic Diagram of Diode Logic (DL) Circuits	၄၉
၉.၃	Schematic Diagram of Diode Transistor Logic (DTL) Circuits	၅၀
၉.၄	Schematic Diagram of Exclusive-OR Gate	၅၁
၉.၅	Schematic Diagram of 2-Input Pulse Gate	၅၂
၉.၆	Schematic Diagram of Display Circuit	၅၃
၉.၇	Schematic Diagram of Clock Generator	၅၄
၉.၈	Actual Functional Block Diagram of Digital Computer System Trainer	၅၅
၉.၉	Actual Logic Diagram of One Word in Memory Register with Read/Write Control Gate	၅၆
၉.၁၀	Actual Circuit Diagram of One Bit in Memory Register with Read Gate and Display Circuit ..	၅၇

៤.១២	Actual Circuit Diagram of One Word Read/Write Control Gate in Memory Register	៦១
៤.១៣	Actual Logic and Circuit Diagram of One Bit in Memory Output Driver Circuit	៦២
៤.១៤	Actual Logic and Circuit Diagram of One Bit in Memory Data Input Driver Circuit	៦៣
៤.១៥	Actual Logic and Circuit Diagram of CP and STO Driver Circuit for Memory Unit	៦៤
៤.១៦	Actual Logic Diagram of Program Register	៦៥
៤.១៧	Actual Circuit Diagram of One Bit Program Register	៦៥
៤.១៨	Actual Circuit Diagram of Control Gate in Program Register	៦៦
៤.១៩	Actual Logic Diagram of Memory Buffer Register	៦៦
៤.២០	Actual Circuit Diagram of One Bit in Memory Buffer Register	៦៧
៤.២១	Actual Circuit Diagram of Control Gate in Memory Buffer Register	៦៧
៤.២២	Actual Logic Diagram of Accumulator Register..	៦៨
៤.២៣	Actual Circuit Diagram of One Bit in Accumulator Register	៦៨
៤.២៤	Actual Circuit Diagram of Control Gate in Accumulator Register	៦៨
៤.២៥	Actual Logic Diagram of Address Register	៦៨

၅၅၇

၄.၆၆	Actual Logic Diagram of One bit in Address Register	၅၀
၄.၆၇	Actual Logic Diagram of Parallel Adder Gate	၅၀
၄.၆၈	Actual Logic Diagram of Full Adder Circuit	၅၁
၄.၆၉	Actual Circuit Diagram of Full Adder Circuit ...	၅၁
၄.၇၀	Actual Logic Diagram of Function Decoder and Address Decoder Circuit	၅၂
၄.၇၁	Actual Circuit Diagram of Function Decoder and Address Decoder Circuit	၅၃
၄.၇၂	Actual Logic and Circuit Diagram Transfer Control Gate	၅၄
၄.၇၃	Actual Logic and Circuit Diagram of One's Complement Control Gate	၅၄
၄.၇၄	Actual Logic and Circuit Diagram of Overflow Flip Flop Circuit	၅၆
၄.၇၅	Actual Logic and Circuit Diagram of Indicator Circuit	၅၈
၄.၇၆	Actual Logic Diagram of Instruction Control Gate	၅၉
၄.၇၇	Actual Logic Diagram of Overflow Checker Circuit	၅၉
၄.၇၈	Actual Circuit Diagram of AND Gate in Instruction Control and Overflow Checker Circuits	၅၉

รูปที่ ๑

๔.๓๘	Actual Circuit Diagram of OR Gate in Instruction Control and Overflow Checker Circuits	๘๐
๔.๔๐	Actual Circuit Diagram of NOR Gate in Instruction Control and Overflow Checker Circuits	๘๐
๔.๔๑	Actual Logic Diagram of Sequence Control Circuit	๘๑
๔.๔๒	Actual Circuit Diagram of Sequence Control Circuit	๘๒
๔.๔๓	Actual Logic Diagram of Timing Control Circuit	๘๓
๔.๔๔	Actual Circuit Diagram of Timing Control Circuit	๘๔
๔.๔๕	Actual Logic and Circuit Diagram of Clock Circuit	๘๕
๔.๕	Equivalent Circuit of Flip-Flop Circuit for Design	๘๘
๔.๖	Simplify Circuit สำหรับรูปที่ ๔.๕	๙๐
๔.๓	Equivalent Circuit of TL Circuits for Design ..	๙๓
๔.๔	Equivalent Circuit of DL OR Circuit for Design..	๙๔
๔.๕	Equivalent Circuit of DL AND Circuit for Design	๙๖
๔.๖	Equivalent Circuit of DTL NOR Gate for Design ..	๙๗
๔.๗	Equivalent Circuit of DTL NAND Gate for Design..	๙๗
๔.๘	Equivalent Circuit of Exclusive-OR for Design...	๑๐๓
๔.๙	Equivalent Circuit of Pulse-OR Gate for Design	๑๐๔
๔.๑๐	Equivalent Circuit of Display Circuit for Design	๑๐๘

၅၂၅

၅၂၅
၅၂၅

၄.၁၁	Equivalent Circuit of Diode Matrix Decoder for Design	၅၁၀
၄.၁၂	Limitation of R_1 and R_2 of Flip Flop Circuit use for Memory Register	၅၂၂
၄.၁၃	Limitation of R_1 and R_2 of DTL NAND Gate use in Parallel Full Adder	၅၂၄
၄.၁၄	Limitation of R_1 and R_2 of Inverter of TL AND Gate No. 2, 4 and 5	၅၂၅
၄.၁၅	Front View of the Complete System.....	၅၂၆
၄.၁၆	Partial Rear View of System Wiring	၅၂၇
၄.၁၇	Partial Front View of Logic Function In Installation	၅၂၈
၄.၁၈	Side View of Logic Function Module	၅၂၉
၄.၁၉	Voltage and Logic Connection of Logic Function Module	၅၃၀

.....