

เอกสารมีประกอบการสอนระบบคิดออลคอมพิวเตอร์



นายไพบูลย์ สังข์บันชุ

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตร์มหาบัณฑิต  
แผนกวิชาวิศวกรรมไฟฟ้า

บัณฑิตวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย

พ.ศ. ๒๕๖๐

002190

๑๖๘๐๔๙๕๗

THE DIGITAL COMPUTER SYSTEM TRAINER

Mr. Paitoon Sungkhapunthu

A Thesis Submitted in Partial Fullfillment of the Requirements  
for the Degree of Master of Engineering

Department of Electrical Engineering

Graduate School

Chulalongkorn University

1977

บัญชีวิทยานิพนธ์ เครื่องมือประกอบการสอนระบบคิดเชิงคอมพิวเตอร์

โดย นายไหญร์ สังขันธ์

แผนกวิชา วิศวกรรมไฟฟ้า

อาจารย์ที่ปรึกษา ผู้ช่วยศาสตราจารย์ สุกุล สำราญ สาขาวิชานักศึกษา

บัญชีวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย อนุมัติให้เขียนบัญชีวิทยานิพนธ์ฉบับนี้เป็น  
ส่วนหนึ่งของการศึกษาตามหลักสูตรปรัชญาบัณฑิต

.....  
.....  
(ศาสตราจารย์ ดร.วิจิตร ประจวนเมฆะ)

คณะกรรมการสอบบัญชีวิทยานิพนธ์

.....  
.....  
(ผู้ช่วยศาสตราจารย์ ดร.สุทธิน พ่วงวัฒนา)

.....  
.....  
(อาจารย์ ดร.ชาตรี ศรีไพบูลย์)

.....  
.....  
(ผู้ช่วยศาสตราจารย์ ดร.สุขุมวิทย์ ภูมิวุฒิสาร)

.....  
.....  
(ผู้ช่วยศาสตราจารย์ สุกุล สำราญ สาขาวิชานักศึกษา)

ลิขสิทธิ์ของบัญชีวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย

หัวขอวิทยานิพนธ์ เครื่องมือประกอบการสอนระบบดิจิตอลคอมพิวเตอร์  
 ชื่อนิพนธ์ นายไพบูลย์ สังขพันธุ์  
 อาจารย์ที่ปรึกษา ผู้ช่วยศาสตราจารย์ สุรุณี สัตยประกอบ  
 แผนกวิชา วิศวกรรมไฟฟ้า  
 ปีการศึกษา ๒๕๖๐



### บทคัดย่อ

วิทยานิพนธ์นี้มีวัตถุประสงค์เพื่อสร้างและออกแบบเครื่องมือประการการสอน  
 ระบบดิจิตอลคอมพิวเตอร์เบื้องต้น ชนิด Single Address Computing System  
 ที่มีระบบทำงานแบบ parallel, synchronous, sequential operation  
 ขนาด ๘ หลักไบนาเรีย มีน้ำหนักความจำ ๑๖ บิต และสามารถทำคำสั่งได้ ๑๐ อย่าง ซึ่ง  
 ได้แก่ HAL (Halt), ADD (Add), SUB (Subtract), CAD (Clear and Add),  
 CSB (Clear and Subtract), JPO (Jump if Positive), JUN (Unconditional Jump),  
 JNE (Jump if Negative), STO (Store) และ CMF  
 (Command Fault).

ในการวิจัยเริ่มตั้งแต่การหาโลจิกฟังก์ชันในหน่วยต่าง ๆ ของระบบ ได้แก่  
 หน่วยความจำ หน่วยคำนวณ และหน่วยควบคุม แล้วเลือกและออกแบบส่วนของ  
 โลจิกที่เหมาะสมโดยใช้ discrete elements กือ ทรานзиสเตอร์ รีซิสเตอร์และ  
 ไอดีโอด ประกอบขึ้นเป็นระบบที่ต้องการ และทั้งหมดนี้ได้ติดตั้งให้อยู่ในรูปของอุปกรณ์  
 สาธิตที่สมบูรณ์ โดยแสดงให้เห็นถึงการทำงานของส่วนต่าง ๆ ในระบบ ทั้งนี้การ  
 ประกอบวงจรได้พยายามใช้วัสดุและอุปกรณ์ที่มีราคาถูกและหาได้ง่ายในประเทศไทย

Thesis Title      The Digital Computer System Trainer  
Name                Mr. Paitoon Sungkaphunthu  
Thesis Advisor     Assistant Professor Suyut Satayaprakob  
Department         Electrical Engineering  
Academic Year     1977

ABSTRACT

The objective of this thesis is to construct and design a demonstration unit of a basic single-address computing system. Data are processed by eight-bit parallel synchronous and sequential operation. There are sixteen eight-bit memories. Ten instructions are available i.e. HAL (Halt), ADD (Add), SUB (Subtract), CAD (Clear and Add), CSB (Clear and Subtract), JPO (Jump if Positive), JUN (Unconditional Jump), JNE (Jump if Negative), STO (Store), and CMF (Command Fault).

Discrete elements such as transistors, resistors, and diodes are used to build the logic circuits, which integrate into the function units and systems. The components used are inexpensive and available in Thailand.

---



## กิติกรรมประกาศ

เครื่องมือประกอบการสอนระบบดิจิตอลคอมพิวเตอร์นี้เป็นส่วนหนึ่งของโครงการ  
วิจัยและพัฒนาวัสดุช่วยสอน ของแผนกวิชาช่างวิทยุและโทรคมนาคม วิทยาลัยครุออาชีวศึกษา  
กรมอาชีวศึกษา ซึ่งใช้ประกอบการสอนในวิชา Digital Circuits และ Digital  
Computing System ในระดับ ป.ม.ว.ส. และ ป.ห.ส. ใน การวิจัยครั้งนี้ผู้เขียนได้ค้นคว้า  
ข้อมูลและหลักฐานต่าง ๆ ทั้งทางด้านเทคนิคและการศึกษา โดยอาศัยหนังสือเอกสารต่าง ๆ  
ที่เกี่ยวข้องและแบบอย่างของเครื่องมือประกอบการสอนแบบต่าง ๆ ตลอดจนได้รับคำแนะนำ  
จากผู้รู้หลายท่าน จันทำให้การวิจัยครั้งนี้สำเร็จลุล่วงไปด้วยดี

ผู้เขียนขอขอบพระคุณ อาจารย์ชิตชัย สุทธาสวิน หัวหน้าคณะวิชาไฟฟ้า  
อาจารย์อุดม คำม่วง หัวหน้าแผนกวิชาปั่งวิทยุและโทรคมนาคม อาจารย์ประกอบ ศรีตรรภ

- กุล
- ตลอดจนอาจารย์และเจ้าหน้าที่ของวิทยาลัยครุออาชีวศึกษาทุกท่าน ที่ได้ให้คำแนะนำและช่วย
- เหลือทั้งทางด้านการค้นคว้าทางวิชาการ เทคนิคการสร้างและประกอบอุปกรณ์ และการ
- จัดพิมพ์วิทยานิพนธ์ฉบับนี้ และโดยเฉพาะอย่างยิ่ง ขอขอบพระคุณอาจารย์สุรยุชน์ สัตยประกอบ
- อาจารย์ผู้ควบคุมการวิจัย ที่ได้กรุณาช่วยตรวจและแก้ไขให้วิทยานิพนธ์ฉบับนี้สำเร็จลงด้วยดี

.....

สารบัญ



หน้า

บทคัดย่อภาษาไทย .....	๒
บทคัดย่อภาษาอังกฤษ .....	๓
<b>กิติกรรมประจำปี .....</b>	<b>๔</b>
รายการตราสารประกอบ .....	๕
รายการรูปประกอบ .....	๖

บทที่

๑. บทนำ .....	๑
๒. หุ่นยนต์การทำงานของ เครื่องมือประกอบการสอนระบบดิจิทัล คอมพิวเตอร์ .....	๕
๓. การสร้างโลจิกทั้งคืนและໄດอชแกรม .....	๒๔
๔. การเลือกวัสดุโลจิกอีเล็กทรอนิกส์และประยุกต์จริงเพื่อใช้งาน .....	๔๔
๕. การออกแบบและทดสอบวงจรดิจิทัล .....	๕๖
๖. ตัวอย่างการเขียนโปรแกรม .....	๑๔๑
๗. สรุปการวิจัยและข้อเสนอแนะ .....	๑๔๘
หนังสืออ้างอิง .....	๑๕๑
ภาคผนวก .....	๑๕๓
ประวัติการศึกษา .....	๑๕๔

## รายการตารางประภณ

ตารางที่

หน้า

๖.๐	Timing Sequence for the Operation .....	๑๑
๗.๐	Truth Table for each bit of One's Complement Gate .....	๑๔
๘.๐	Truth Table for each bit of Parallel Full Adder .....	๑๙
๙.๐	Algorithm of Addition for Number with Sign.....	๒๖
๑๐.๐	Truth Table of Overflow Checker .....	๒๖
๑๑.๐	Functional Operation of Address and Function Decoders .....	๒๖
๑๒.๐	Truth Table for each gate of Transfer Gate.....	๓๖
๑๓.๐	Count Table of Sequence Control .....	๓๖
๑๔.๐	Specification of Logic System .....	๓๖
๑๕.๐	Circuit Parameters for Designs .....	๓๗
๑๖.๐	Circuit Specification for Design .....	๓๗
๑๗.๐	The Values of Circuit Elements in the System...๓๘	๓๘
๑๘.๐	Dimension of the Digital Computer System Trainer .....	๓๘
๑๙.๐	Logic Level of the System .....	๓๙
๒๐.๐	Binary and Mnemonic Code of Operation .....	๓๙
๒๑.๐	Program of $R = A + B + C$ .....	๓๙
๒๒.๐	Program of $P = A \times B$ for the sign bit of B is the same as A and $B \neq 0$ .....	๓๙
๒๓.๐	Program of $D = \frac{A}{B}$ for the sign bit of B is the same as A .....	๓๙
๒๔.๐	Program of Summary of Arithmetic Series.....	๓๙

.....

รายการรูปประกอบ

รูปที่

พ.ท.

๑.๑	Simplified Block Diagram of Single Address Computing System .....	๓
๒.๑	Basic Digital Computer Organization .....	๔
๒.๒	Synchronous Timing Waveforms for Digital Computer System Trainer .....	๖๐
๒.๓	Formation of Binary Number in Register .....	๖๔
๒.๔	Memory Unit Organization .....	๖๗
๒.๕	Arithmetic Unit Organization .....	๖๘
๒.๖	Instruction Control Organization .....	๖๙
๒.๗	Sequence Control Organization .....	๗๐
๓.๑	Logic Diagram of Memory Register .....	๗๔
๓.๒	Logic Diagram of Input Memory Driver .....	๗๕
๓.๓	Logic Diagram of Output Memory Driver .....	๗๖
๓.๔	Logic Diagram of Buffer Register .....	๗๗
๓.๕	Logic Diagram of Accumulator .....	๗๘
๓.๖	Logic Diagram of One's Complement Transfer Gate	๗๙
๓.๗	Logic Diagram of Parallel Full Adder .....	๘๐
๓.๘	Logic Diagram of Full Adder .....	๘๑
๓.๙	Logic Diagram of Overflow Checker .....	๘๒
๓.๑๐	Logic Diagram of Program Register .....	๘๔
๓.๑๑	Logic Diagram of Address Register .....	๘๕
๓.๑๒	Logic Diagram of Address and Function Decoders	๘๖
๓.๑๓	Logic Diagram of Transfer Gate .....	๘๗

a.๓๔	Logic Diagram of Instruction Control Gate .....	๔๘
a.๓๕	Logic Diagram of Stop Indicator .....	๔๙
a.๓๖	Logic Diagram of Clock Generator .....	๔๙
a.๓๗	Logic Diagram of Timing Control Circuit .....	๔๙
a.๓๘	Waveforms of Timing Control at Various Condition .....	๔๙
a.๓๙	Logic Diagram of Sequence Control Circuit ....	๕๐
a.๔๐	Waveforms of Sequence Control Circuit .....	๕๖
d.๑	Schematic Diagram of Clocked-RS Flip Flop ....	๔๘
d.๒	Schematic Diagram of Transistor Logic (TL) Circuits .....	๔๙
d.๓	Schematic Diagram of Diode Logic (DL) Circuits	๕๙
d.๔	Schematic Diagram of Diode Transistor Logic (DTL) Circuits .....	๕๙
d.๕	Schematic Diagram of Exclusive-OR Gate .....	๕๙
d.๖	Schematic Diagram of 2-Input Pulse Gate .....	๕๙
d.๗	Schematic Diagram of Display Circuit .....	๕๙
d.๘	Schematic Diagram of Clock Generator .....	๕๙
d.๙	Actual Functional Block Diagram of Digital Computer System Trainer .....	๕๙
d.๑๐	Actual Logic Diagram of One Word in Memory Register with Read/Write Control Gate .....	๖๐
d.๑๑	Actual Circuit Diagram of One Bit in Memory Register with Read Gate and Display Circuit ..	๖๐

၄.၀၉	Actual Circuit Diagram of One Word Read/Write Control Gate in Memory Register .....	၁၈
၄.၁၀	Actual Logic and Circuit Diagram of One Bit in Memory Output Driver Circuit .....	၁၉
၄.၁၁	Actual Logic and Circuit Diagram of One Bit in Memory Data Input Driver Circuit .....	၁၉
၄.၁၂	Actual Logic and Circuit Diagram of CP and STO Driver Circuit for Memory Unit .....	၁၉
၄.၁၃	Actual Logic Diagram of Program Register .....	၁၉
၄.၁၄	Actual Circuit Diagram of One Bit Program Register .....	၁၉
၄.၁၅	Actual Circuit Diagram of Control Gate in Program Register .....	၁၉
၄.၁၆	Actual Logic Diagram of Memory Buffer Register .....	၁၉
၄.၁၇	Actual Circuit Diagram of One Bit in Memory Buffer Register .....	၁၉
၄.၁၈	Actual Circuit Diagram of Control Gate in Memory Buffer Register .....	၁၉
၄.၁၉	Actual Logic Diagram of Accumulator Register..	၁၉
၄.၂၀	Actual Circuit Diagram of One Bit in Accumulator Register .....	၁၉
၄.၂၁	Actual Circuit Diagram of Control Gate in Accumulator Register .....	၁၉
၄.၂၂	Actual Logic Diagram of Address Register .....	၁၉

d.๑๖	Actual Logic Diagram of One bit in Address Register .....	๙๘
d.๒๖	Actual Logic Diagram of Parallel Adder Gate ....	๙๐
d.๒๗	Actual Logic Diagram of Full Adder Circuit ....	๙๐
d.๒๘	Actual Circuit Diagram of Full Adder Circuit ...	๙๐
d.๓๐	Actual Logic Diagram of Function Decoder and Address Decoder Circuit .....	๙๒
d.๓๑	Actual Circuit Diagram of Function Decoder and Address Decoder Circuit .....	๙๓
d.๓๒	Actual Logic and Circuit Diagram Transfer Control Gate .....	๙๔
d.๓๓	Actual Logic and Circuit Diagram of One's Complement Control Gate .....	๙๕
d.๓๔	Actual Logic and Circuit Diagram of Overflow Flip Flop Circuit .....	๙๖
d.๓๕	Actual Logic and Circuit Diagram of Indicator Circuit .....	๙๗
d.๓๖	Actual Logic Diagram of Instruction Control Gate .....	๙๗
d.๓๗	Actual Logic Diagram of Overflow Checker Circuit .....	๙๘
d.๓๘	Actual Circuit Diagram of AND Gate in Instruction Control and Overflow Checker Circuits .....	๙๙

d..ad	Actual Circuit Diagram of OR Gate in Instruction Control and Overflow Checker Circuits .....	៩០
d..ao	Actual Circuit Diagram of NOR Gate in Instruction Control and Overflow Checker Circuits .....	៩០
d..do	Actual Logic Diagram of Sequence Control Circuit .....	៩០
d..db	Actual Circuit Diagram of Sequence Control Circuit .....	៩០
d..da	Actual Logic Diagram of Timing Control Circuit	៩៣
d..dd	Actual Circuit Diagram of Timing Control Circuit	៩៤
d..dc	Actual Logic and Circuit Diagram of Clock Circuit .....	៩៥
d..e	Equivalent Circuit of Flip-Flop Circuit for Design .....	៩៦
d..b	Simplify Circuit តាំងរីបក្សាយពី d..o .....	៩៦
d..m	Equivalent Circuit of TL Circuits for Design ..	៩៧
d..c	Equivalent Circuit of DL OR Circuit for Design..	៩៨
d..d	Equivalent Circuit of DL AND Circuit for Design ..	៩៨
d..n	Equivalent Circuit of DTL NOR Gate for Design ..	៩៩
d..o	Equivalent Circuit of DTL NAND Gate for Design..	៩៩
d..s	Equivalent Circuit of Exclusive-OR for Design... .....	១០០
d..a	Equivalent Circuit of Pulse-OR Gate for Design	១០១
d..o	Equivalent Circuit of Display Circuit for Design .....	១០២

๔.๐๐	Equivalent Circuit of Diode Matrix Decoder for Design .....	๑๐๐
๔.๐๑	Limitation of $R_1$ and $R_2$ of Flip Flop Circuit use for Memory Register .....	๑๖๖
๔.๐๒	Limitation of $R_1$ and $R_2$ of DTL NAND Gate use in Parallel Full Adder .....	๑๖๘
๔.๐๓	Limitation of $R_1$ and $R_2$ of Inverter of TL AND Gate No. 2, 4 and 5 .....	๑๖๙
๔.๐๔	Front View of the Complete System.....	๑๗๑
๔.๐๕	Partial Rear View of System Wiring .....	๑๗๖
๔.๐๖	Partial Front View of Logic Function In Installation .....	๑๗๖
๔.๐๗	Side View of Logic Function Module .....	๑๗๗
๔.๐๘	Voltage and Logic Connection of Logic Function Module .....	๑๗๗

.....