บทที่ 3

โครงสร้างทางฮาร์ดแวร์ของเครื่องอ่านคำไทยพยางค์เดียวแบบปรับความเร็วได้

3.1 สถาปัตยกรรมของเครื่อง

สถาปัตยกรรมของเครื่องอ่านคำไทยพยางค์เดียวแบบปรับความเร็วได้ที่พัฒนาขึ้นมีสถาปัตยกรรมดังแสดงในรูปที่ 3.1 และมีรายละเอียดดังนี้

1. **หน่วยประมวลผลกลาง (CPU)** เป็นไมโครคอนโทรลเลอร์ขนาด 8 บิตในตระกูล MCS-51 ของอินเทล (Intel) ซึ่งเป็นหัวใจในการควบคุมการทำงานของส่วนต่างๆของเครื่องให้เป็นไปตามที่ต้องการ สาเหตุที่เลือกใช้หน่วยประมวลผลตระกูลนี้ เนื่องจากเป็นไมโครคอนโทรลเลอร์ที่เหมาะสำหรับงานที่มีขนาดเล็กจนถึงขนาดใหญ่ที่มีความซับซ้อนมาก และเป็นที่นิยมมากในวงการศึกษาและอุตสาหกรรม ทำให้มีเครื่องมือเครื่องใช้ในการพัฒนาระบบอยู่มาก และอินเทลได้ทำการขายลิขสิทธิ์การพัฒนาให้กับบริษัทอื่นๆ ส่งผลให้มีการพัฒนาไมโครคอนโทรลเลอร์ในสายตระกูลนี้ออกมาอย่างต่อเนื่องอยู่เสมอๆตามเทคโนโลยีที่มีการเปลี่ยนแปลงโดยอยู่บนพื้นฐานเดียวกันหมด ทำให้ไมโครคอนโทรลเลอร์ตระกูลนี้มีความสามารถเพิ่มขึ้นอยู่ตลอดเวลา และที่สำคัญคือโปรแกรมที่พัฒนาไว้สามารถนำไปใช้กับเบอร์ใหม่ๆในตระกูลนี้ได้เสมอ

2. **ส่วนจัดการหน่วยความจำเสียง** (SOUND ROM) ทำหน้าที่จัดการส่งข้อมูลในหน่วยเสียงที่ถูกบันทึกเอาไว้แล้วให้กับหน่วยประมวลผลกลางส่วนนี้จะสามารถเก็บและดูแลหน่วยความจำเสียงขนาดใหญ่ที่สุดได้ถึง 8 เมกะไบต์ และมีการติดต่อส่งข้อมูลกันผ่านทางบัสข้อมูลของระบบ โดยใช้สัญญาณควบคุมการทำงานจำนวน 5 เส้นที่มีไว้สำหรับสั่งให้ทำการโหลดค่าตำแหน่งที่อยู่เริ่มต้นของหน่วยเสียง การเพิ่มค่าของตำแหน่งที่อยู่ของหน่วยเสียง และการอ่านข้อมูลหน่วยเสียง



รูปที่ 3.1 แสดงสถาปัตยกรรมของเครื่องอ่านคำไทยพยางค์เดียวแบบปรับความเร็วได้

3. **ส่วนจัดการแปลงสัญญาณดิจิตอลเป็นแอนะล็อก** (DAC) ในส่วนนี้จะทำหน้าที่ในการแปลงสัญญาณดิจิตอลที่เป็นข้อมูลเสียงให้เป็นสัญญาณแอนะล็อก สำหรับใช้ในการออกเสียง โดยจะรับข้อมูลจากบัสข้อมูลของระบบเช่นเดียวกับส่วนจัดการหน่วยความจำเสียง โดยมีสัญญาณควบคุมการทำงานจำนวน 4 เส้น ไว้สำหรับการสั่งให้แปลงสัญญาณดิจิตอลเป็นแอนะล็อก

4. **ส่วนการขยายสัญญาณแอนะล็อก** (Amplifier) ส่วนนี้จะทำหน้าที่ขยายสัญญาณที่ได้จากการแปลงสัญญาณดิจิตอลเป็นแอนะล็อก สำหรับการขับลำโพง

5. **ส่วนการแปลงสัญญาณเข้าออกแบบอนุกรมให้เป็นมาตรฐานอาร์เอส232** (RS232 Converter) หน้าที่ของส่วนนี้ก็คือการแปลงสัญญาณที่ออกจากหน่วยประมวลผลกลางที่ต้องการจะส่งข้อมูลแบบอนุกรม สำหรับไอซีที่ใช้คือ MAX232

6. **หน่วยความจำแรม** (RAM) หน่วยความจำส่วนนี้เป็นแบบหน่วยความจำภายนอกเบอร์ 64256 มีขนาด 32 กิโลไบต์ ไว้สำหรับเก็บข้อมูลที่จำเป็นต่างๆของระบบ โดยจะใช้สัญญาณ $\overline{RD},\overline{WR}$ ซึ่งจะทำการอ่านและเขียนตามลำดับ

7. **หน่วยความจำที่เก็บโปรแกรม** (ROM) หน่วยความจำส่วนนี้เป็นที่เก็บโปรแกรมที่ใช้ควบคุมการทำงานของหน่วยประมวลผลกลางทั้งหมด เบอร์ 27512 มีขนาด 64 กิโลไบต์ เนื่องจากสถาปัตยกรรมของ MCS-51 ได้แยกส่วนการติดต่อระหว่างข้อมูลที่เป็นโปรแกรมกับข้อมูลทั่วไปออกจากกัน ดังนั้นการอ่านข้อมูลของหน่วยประมวลผลกลางจะอาศัยสัญญาณ $\overline{PSEN}$ จากหน่วยประมวลผลกลางแทนที่จะใช้สัญญาณ $\overline{RD}$ เช่นเดียวกันกับหน่วยความจำแรม

8. **ส่วนการแยกสัญญาณตำแหน่งที่อยู่ออกจากบัสตำแหน่งที่อยู่และข้อมูล** (LATCH) ส่วนนี้เป็นส่วนที่จำเป็นต่อระบบที่มีการใช้ระบบบัสร่วมกันของสัญญาณตำแหน่งที่อยู่และสัญญาณข้อมูล โดยตัวแยกนี้จะทำการแยกสัญญาณตำแหน่งที่อยู่ออกจากบัสได้โดยใช้จังหวะของสัญญาณ ALE จากหน่วยประมวลผลกลางไอซีที่ใช้คือ 74LS573

หอสมุดกลาง สถาบันวิทยบริการ จุฬาลงกรณ์มหาวิทยาลัย

3.2 <u>หน่วยประมวลผลกลาง (CPU)</u>

ในวิทยานิพนธ์นี้ได้เลือกหน่วยประมวลผลกลางในตระกูล MCS-51 เป็นหัวใจในการควบคุมการทำงานทั้งหมด ปรเมษฐ์ ประนยานันทน์, ปิยพงศ์ เผ่าวณิช (2536) ได้กล่าวถึงลักษณะของหน่วยประมวลกลางในตระกูล MCS-51 ดังนี้

สมาชิกในตระกูล MCS-51 มีหลายเบอร์ด้วยกัน แต่ละเบอร์จะมีคุณสมบัติพิเศษบางอย่างแตกต่างกัน เช่น มีหน่วยความจำภายในสำหรับเก็บโปรแกรมและข้อมูลภายในชิปเพิ่มขึ้น มีวงจรเปลี่ยนค่าสัญญาณแอนะล็อกเป็นดิจิตอลในตัว สามารถรับสัญญาณอินเตอร์รัปต์ได้หลายชนิด มีรีจิสเตอร์สำหรับใช้เป็นไทม์เมอร์หรือเคาน์เตอร์เพิ่มขึ้น คุณสมบัติต่างๆเหล่านี้จะแตกต่างกันในแต่ละเบอร์ สำหรับเบอร์ที่เป็นพื้นฐานสำหรับตระกูล MCS-51 นี้ได้แก่ เบอร์ 8051,8031,8751 โดยมีเบอร์ 8051 จัดเป็นสมาชิกตัวแรกของตระกูลนี้ ซึ่งมีหน่วยความจำสำหรับเก็บโปรแกรมภายในชิปเป็น ROM ขนาด 4 กิโลไบต์ และหน่วยความจำแรมสำหรับเก็บข้อมูลทั่วไปภายใน MCS-51 (RAM) จำนวน 128 ไบต์ มีพอร์ตขนาด 8 บิต 4 พอร์ต มีรีจิสเตอร์สำหรับใช้เป็นไทม์เมอร์หรือเคาน์เตอร์ขนาด 16 บิตรวม 2 ตัว สามารถรับสัญญาณอินเตอร์รัปต์จากภายนอกได้ 2 ชนิด สามารถรับและส่งข้อมูลแบบอนุกรมผ่านทางพอร์ตสื่อสารข้อมูลแบบอนุกรม มีวงจรออสซิลเลเตอร์เพื่อสร้างสัญญาณนาฬิกาควบคุมการทำงานในตัวเอง สำหรับเบอร์ 8751 จะมีคุณสมบัติเหมือนเบอร์ 8051 ทุกอย่าง ต่างกันเพียงชนิดของหน่วยความจำสำหรับเก็บโปรแกรมภายในชิปของเบอร์ 8751 จะเป็น EPROM และสำหรับ 8031 จะเหมือนกับ 8051 ทุกประการยกเว้นไม่มีหน่วยความจำสำหรับเก็บโปรแกรมภายในชิปเท่านั้น

สำหรับลักษณะของหน่วยประมวลผลกลางในตระกูล MCS-51 นี้เป็นดังรูปที่ 3.2 หน้าที่ของขาต่างๆโดยสรุปจะมีดังนี้ พอร์ต 0 ไว้ทำหน้าที่ส่งตำแหน่งที่อยู่และข้อมูลที่จะเข้าออกจากหน่วยประมวลผลกลาง โดยจะให้สัญญาณตำแหน่งที่อยู่ที่เป็นไบต์ต่ำ จำนวน 8 บิต สำหรับพอร์ต 2 จะทำหน้าที่ส่งสัญญาณตำแหน่งที่อยู่ที่เป็นไบต์สูง จำนวน 8 บิต และสามารถเป็นอินพุตเอาต์พุตพอร์ตทั่วไปได้ พอร์ต 1 ไว้สำหรับเป็นอินพุตเอาต์พุตพอร์ตทั่วไปสำหรับพอร์ต 3 จะใช้ขาแต่ละขาทำงานต่างๆกันดังนี้ สำหรับการรับส่งข้อมูลกับภายนอกแบบเข้าออกอนุกรมใช้รับสัญญาณอินเตอร์รัปต์แบบภายนอกได้ 2 ชนิด ใช้รับสัญญาณอินพุตให้กับเคาน์เตอร์ของไทม์เมอร์,สุดท้ายใช้ส่งสัญญาณออกที่ควบคุมการอ่านเขียนหน่วยความจำแรม

ขา $ALE / PROG$ จะทำหน้าที่ควบคุมการแยกสัญญาณตำแหน่งที่อยู่ไบต์ต่ำออกจากบัส ขา $\overline{PSEN}$ ใช้สำหรับการอ่านโปรแกรมจากหน่วยความจำที่เก็บโปรแกรม (ROM) ขา

EA / Vpp ไว้สำหรับการเลือกให้หน่วยประมวลผลกลางอ่านโปรแกรมจากภายในหรือภายนอกชิป ถ้าเป็น 1 จะให้อ่านโปรแกรมภายในชิป และถ้าเป็น 0 จะตรงกันข้าม ในส่วนสุดท้ายเป็นขารีเซต *RST* ขานี้จะทำการรีเซตวงจรทุกอย่างภายในชิปโดยจะใช้เวลาอย่างน้อย 2 แมชชีนไซเกิลระหว่างที่ออสซิลเลเตอร์ยังทำงานอยู่



รูปที่ 3.2 แสดงขาสัญญาณต่างๆของหน่วยประมวลผลกลาง 8051

ตามปกติหน่วยประมวลผลกลาง MCS-51 นี้จะสามารถทำงานในช่วงสัญญาณนาฬิกาได้ไม่เกิน 12 เมกะเฮิรตซ์ และมีจำนวนสัญญาณนาฬิกาต่อคำสั่งอยู่ในช่วง 12 ลูก - 48 ลูก แล้วแต่ชนิดของคำสั่ง (คำสั่งส่วนใหญ่จะใช้ 12 ลูก) แต่จากปัญหาที่พบในการสร้างเครื่องต้นแบบรุ่นที่หนึ่งที่ยังไม่มีการบีบอัดสัญญาณเสียงก็คือ ปัญหาเรื่องของเวลาซึ่งมีเวลาในการทำงานน้อยมาก ก็คือจะต้องทำการออกเสียงที่ความถี่ 16 กิโลเฮิรตซ์ หรือเท่ากับจำนวนสัญญาณนาฬิกาที่ใช้ความถี่ 12 เมกะเฮิรตซ์จำนวน 750 ลูก หรือประมาณ 62.5 คำสั่ง (โดยคิดประมาณที่

หนึ่งคำสั่งต่อ 12 ลูกสัญญาณนาฬิกา ทำให้ในความเป็นจริงจำนวนคำสั่งจะเหลือน้อยกว่า 62.5 คำสั่ง)

และจากการที่ได้ทำการทดลองจำลองการทำงานเฉพาะในส่วนการคลายสัญญาณที่ถูกบีบอัดไว้ด้วยวิธีของ แอลเอดีพีซีเอ็ม บนเครื่องคอมพิวเตอร์ส่วนบุคคล พบว่าค่าเฉลี่ยที่ได้จากการนับจำนวนสัญญาณนาฬิกาตั้งแต่เริ่มคลายสัญญาณจนกระทั่งคลายเสร็จหมด จะเท่ากับ 105.5 คำสั่ง และเมื่อได้พยายามลดคำสั่งต่างๆที่ไม่จำเป็นทิ้งไปจนหมด ทำให้เหลือ 79 คำสั่ง (ในที่นี้คิดจำนวนสัญญาณนาฬิกาที่ 12 ลูกต่อคำสั่ง) จากตัวเลขที่ได้เป็นตัวเลขที่ได้จากการคลายสัญญาณเพียงอย่างเดียว และถ้าจะนำไปรวมกับการทำงานจริงในระบบ จะต้องมีส่วนของคำสั่งที่เพิ่มขึ้นอีกจำนวนหนึ่ง ทำให้ความสามารถของ MCS-51 ธรรมดาในตระกูลนี้ไม่เพียงพอที่จะทำงานนี้ได้

ทางแก้ทางหนึ่งก็คือ การเพิ่มความถี่ของสัญญาณนาฬิกาให้แก่หน่วยประมวลผลกลางนี้ให้มากขึ้น ซึ่งก็มีหลายบริษัทที่ทำการพัฒนาหน่วยประมวลผลตระกูลนี้ในการให้สามารถรับความถี่ของสัญญาณนาฬิกาที่มากขึ้น หนึ่งในนั้นก็คือบริษัท ดัลลัส เซมิคอนดักเตอร์ (DALLAS SEMICONDUCTOR) ที่ได้พัฒนา **DS80C320** ซึ่งมีความเข้ากันได้กับ MCS-51 ทุกประการ และความสามารถที่จะทำงานในช่วงความถี่ตั้งแต่ 0 - 25 เมกะเฮิรตซ์ แต่ใช้พลังงานต่ำ และที่สำคัญคือได้มีการลดจำนวนสัญญาณนาฬิกาที่ไม่จำเป็นของแต่ละคำสั่งทิ้งไป ทำให้เหลือจำนวนสัญญาณนาฬิกาต่อคำสั่งส่วนใหญ่เพียง 4 ลูกต่อคำสั่ง (จากเดิม = 12) และเมื่อทำการแบ่งกลุ่มคำสั่งออกตามจำนวนที่ใช้สัญญาณนาฬิกา จะได้ความเร็วที่เพิ่มตามตารางที่ 4.1 ดังนี้

จำนวนคำสั่ง	ความเร็วที่เพิ่มขึ้น (เท่า)
159	3.0
51	1.5
43	2.0
2	2.4
255	ค่าเฉลี่ย = 2.5 เท่า

ตารางที่ 3.1 แสดงกลุ่มคำสั่งต่างๆของ DS80C320 ที่มีความเร็วเพิ่มขึ้น

จากตารางจะพบว่าความเร็วโดยเฉลี่ยของคำสั่งที่เพิ่มขึ้นคือ 2.5 เท่า ดังหมายความว่าไม่ว่าเราจะใช้ความถี่ที่เท่าไรก็ตามก็จะเร็วกว่า MCS-51 ธรรมดาที่ใช้ความถี่เดียวกันนั้น 2.5 เท่า และที่สำคัญคือหน่วยประมวลผลนี้มีจำหน่ายในประเทศโดยที่ราคาสูงกว่าแบบธรรมดา

เพียง 2 เท่า และถ้าให้ทำงานที่สัญญาณนาฬิกาที่ 24 เมกะเฮิรตซ์ จะได้ความเร็วที่เพิ่มขึ้นเป็น 5 เท่าจากเดิม ซึ่งคาดว่าจะแก้ปัญหาเรื่องของเวลาได้ ด้วยเหตุผลดังกล่าวในวิทยานิพนธ์จึงเลือกใช้ DS80C320 เป็นหน่วยประมวลผลกลาง และนอกจากนี้ DS80C320 ยังเพิ่มพอร์ตการติดต่อเข้าออกแบบอนุกรมอีก 1 พอร์ต และเพิ่มขารับสัญญาณอินเตอร์รัปต์ภายนอกอีก 2 ชนิด และมีไทม์เมอร์ 16 บิตเพิ่มอีก 1 ตัว

3.3 <u>การสร้างความสัมพันธ์ของอุปกรณ์กับหน่วยความจำ (Memory Map I/O)</u>

จากสถาปัตยกรรมที่ได้กล่าวถึงมาแล้วนั้น วิธีที่ใช้ในการควบคุมอุปกรณ์ต่างๆที่เชื่อมต่อกับหน่วยประมวลผลกลางก็คือการเชื่อมโยงแบบการสร้างความสัมพันธ์ของอุปกรณ์กับหน่วยความจำ (Memory Map I/O) ซึ่งเป็นพื้นฐานของการออกแบบสิ่งประดิษฐ์ที่มีหน่วยประมวลผลกลางเป็นตัวควบคุมการทำงาน ในคอมพิวเตอร์ทั่วๆ การเชื่อมโยงแบบการสร้างความสัมพันธ์ของอุปกรณ์กับหน่วยความจำนี้ หน่วยประมวลผลจะเห็นอุปกรณ์ภายนอกเป็นเหมือนหน่วยความจำแรมตำแหน่งหนึ่ง คือจะมีตำแหน่งที่อยู่ (Address) สำหรับอุปกรณ์ทุกตัวที่ไม่ซ้ำกัน ทำให้การติดต่อจะเหมือนกับการอ่านเขียนหน่วยความจำแรมธรรมดา ในวิทยานิพนธ์นี้จะทำการกำหนดแบ่งพื้นที่ของหน่วยความจำแรมออกเป็น 2 ส่วน คือ

1. พื้นที่สำหรับหน่วยความจำแรม ในส่วนนี้จะใช้เป็นหน่วยความจำแรมจริงๆ และในวิทยานิพนธ์นี้แบ่งพื้นที่ให้หน่วยความจำแรมมีขนาด 32 กิโลไบต์ แรก
2. พื้นที่สำหรับอุปกรณ์ต่างๆ ในส่วนนี้จะเหลือพื้นที่อีก 32 กิโลไบต์หลัง เพื่อใช้เป็นส่วนที่จะติดต่อกับอุปกรณ์ต่างๆ

สำหรับตารางแสดงความสัมพันธ์ของอุปกรณ์กับหน่วยความจำเป็นดังในตารางที่ 3.2

ตำแหน่งที่อยู่ (Address)	คำสั่งอ่าน (READ)	คำสั่งเขียน (WRITE)
0000H - 7FFFH	หน่วยความจำแรม	หน่วยความจำแรม
8000H	อ่านหน่วยเสียง	โหลดตำแหน่งที่อยู่ของหน่วยเสียง
8001H	ไม่ได้ใช้	เพิ่มค่าตำแหน่งที่อยู่ของหน่วยเสียง
8002H	ไม่ได้ใช้	แปลงสัญญาณดิจิตอลเป็นแอนะล็อก 1
8003H	ไม่ได้ใช้	แปลงสัญญาณดิจิตอลเป็นแอนะล็อก 2
8003H - FFFFH	ไม่ได้ใช้	ไม่ได้ใช้

ตารางที่ 3.2 แสดงความสัมพันธ์ของอุปกรณ์กับหน่วยความจำ

3.4 <u>ส่วนจัดการหน่วยความจำเสียง (Sound ROM)</u>

ส่วนจัดการหน่วยความจำเสียงนี้ จะทำหน้าที่ดูแลการอ่านข้อมูลหน่วยความจำเสียงขนาด 8 เมกกะไบต์ จากตารางความสัมพันธ์อุปกรณ์กับหน่วยความจำที่ 3.2 จะได้ว่าความสัมพันธ์ของส่วนจัดการหน่วยความจำเสียงกับหน่วยความจำเป็นดังตารางที่ 3.3

ตำแหน่งที่อยู่ (Address)	คำสั่งอ่าน (READ)	คำสั่งเขียน (WRITE)
8000H	อ่านหน่วยเสียง	โหลดตำแหน่งที่อยู่ของหน่วยเสียง
8001H	ไม่ได้ใช้	เพิ่มค่าตำแหน่งที่อยู่ของหน่วยเสียง

ตารางที่ 3.3 แสดงความสัมพันธ์ของส่วนจัดการหน่วยความจำเสียงกับหน่วยความจำ

จากตารางที่ 3.3 จะเห็นได้ว่าส่วนจัดการหน่วยความจำเสียงนี้มีการติดต่อด้วยหน่วยความจำ 2 ตำแหน่ง โดยอาศัยการอ่านและเขียนตามตำแหน่งที่อยู่เพื่อสั่งให้ส่วนจัดการหน่วยความจำเสียงนี้ให้ทำงานตามหน้าที่ที่ต้องการได้ โครงสร้างภายในของส่วนจัดการหน่วยความจำเสียงนี้เป็นดังในรูปที่ 3.3



รูปที่ 3.3 แสดงโครงสร้างภายในของส่วนจัดการหน่วยความจำเสียง

ส่วนต่างๆในโครงสร้างของส่วนจัดการหน่วยความจำเสียงมีดังต่อไปนี้

3.4.1 **ส่วนควบคุมตำแหน่งที่อยู่ของหน่วยเสียง** (Address Controller of Sound ROM)

ส่วนควบคุมตำแหน่งที่อยู่ของหน่วยเสียงนี้สามารถจำตำแหน่งที่อยู่ของหน่วยเสียงที่ได้รับมาจากหน่วยประมวลผลกลางได้ถึง 24 บิต อ้างอิงขนาดได้ 16 เมกกะไบต์ แต่ในวิทยานิพนธ์นี้จะใช้หน่วยความจำเสียงขนาดเพียง 8 เมกกะไบต์ดังนั้นจึงใช้เพียง 23 บิตเท่านั้น นอกจากนี้ยังสามารถที่จะเพิ่มค่าตำแหน่งที่อยู่จากที่จำไว้ครั้งละ 1 ตำแหน่งได้โดยมีคำสั่งการทำงานตามสัญญาณที่ได้รับจากขา I_0 และ CLK ดังตารางที่ 3. 4 นี้

I_0	CLK	**หน้าที่**
0		โหลดค่าตำแหน่งที่อยู่
1		เพิ่มค่าตำแหน่งที่อยู่

ตารางที่ 3.4 แสดงการสั่งการทำงานของส่วนควบคุมตำแหน่งที่อยู่ของหน่วยเสียง

สำหรับการออกแบบตัวควบคุมตำแหน่งที่อยู่ของหน่วยเสียงนี้จะใช้ตัวนับขนาด 8 บิตจำนวนสามตัวประกอบกันเป็นตัวนับที่ซิงโครไนซ์กัน ไอซีที่ใช้คือ 74LS461 ซึ่ง

สามารถรับการโหลดค่าได้และสามารถนับขึ้นได้ ตามสัญญาณที่เข้าที่ขา I_0 และ I_1 การต่อวงจรเป็นดังในรูปที่ 3.4



รูปที่ 3.4 แสดงโครงสร้างภายในของส่วนควบคุมตำแหน่งที่อยู่ของหน่วยเสียง

จากรูปจะเห็นได้ว่าตัวนับซ้ายสุดที่เป็นตัวนับ 8 บิตแรกนั้นจะต่ออยู่กับบัสข้อมูลของระบบ ซึ่งจะไว้ทำหน้าที่เป็นช่องทางของส่วนควบคุมตำแหน่งที่อยู่นี้ใช้ในการติดต่อรับข้อมูลจากหน่วยประมวลผล สำหรับข้อมูลที่ออกมาจะต่อเข้ากับส่วนรับข้อมูลเข้าของตัวนับ 8 บิตตัวถัดไป เช่นเดียวกันกับตัวที่สองและสาม ดังนั้นถ้าต้องการโหลดค่าเริ่มต้นให้กับตัวนับนี้ก็จะต้องทำการโหลดถึงสามครั้ง ผ่านทางตำแหน่งที่อยู่ที่ 8000H ซึ่งจังหวะในการโหลดนี้จะทำพร้อมกันทั้ง 3 ตัวนับ ทำให้จะต้องโหลดตำแหน่งที่อยู่ไบต์ที่มากที่สุดก่อนและจากนั้นจึงเป็นไบต์ที่สองรองลงมา และจึงเป็นไบต์ที่น้อยที่สุด สำหรับข้อมูลออก 23 บิตจะต่อเข้ากับส่วนที่เก็บหน่วยเสียงต่อไป เมื่อต้องการจะนับก็จะให้หน่วยประมวลผลกลางทำการเขียนหน่วยความจำแรมตำแหน่งที่อยู่ที่ 8001H ก็จะเป็นการสั่งให้ตัวนับตำแหน่งนี้นับเพิ่ม 1 ตำแหน่ง สำหรับข้อมูลที่จะเขียนนั้นเป็นอะไรก็ได้เพราะต้องการแค่สัญญาณตำแหน่งที่อยู่และสัญญาณเขียนจากหน่วยประมวลผลเท่านั้น

3.4.2 ส่วนที่เก็บหน่วยความจำเสียง (ROM 8 Mb)

ขนาดของหน่วยความจำเสียงทั้งหมดที่ใช้ในเครื่องอ่านคำไทยพยางค์เดียวแบบปรับความเร็วได้นี้มีขนาดประมาณ 6 เมกะไบต์ ขนาดนี้ยังไม่ได้ทำการบีบอัดข้อมูล ในการออกแบบจะออกแบบเผื่อที่ของหน่วยความจำไว้รวมเป็น 8 เมกะไบต์

ในการใช้งาน เมื่อหน่วยประมวลผลต้องการข้อมูลเสียงที่เก็บอยู่ในหน่วยความจำที่เก็บเสียง หน่วยประมวลผลก็เพียงแต่ทำคำสั่งการอ่านหน่วยความจำแรมที่มีตำแหน่งที่อยู่ที่ 8000H เข้ามาในรีจิสเตอร์เท่านั้น

ในปัจจุบันหน่วยความจำรอมที่มีการใช้งานเป็นที่แพร่หลายและพอจะหาได้นั้น จะมีขนาดที่ใหญ่ที่สุดเพียง 512 กิโลไบต์ ดังนั้นในการที่จะเก็บข้อมูลขนาด 8 เมกกะไบต์ได้นั้น จะใช้ *การแบ่งหน้าหน่วยความจำ (Memory Paging)* ดังในรูปที่ 3.5



รูปที่ 3.5 แสดงการแบ่งหน้าหน่วยความจำ

ดังนั้นจากขนาดของข้อมูลที่จะต้องเก็บและขนาดของหน่วยความจำที่เก็บได้ทำให้สามารถแบ่งหน้า (Paging) ของหน่วยความจำได้ 16 หน้า กล่าวคือจะใช้หน่วยความจำรอมขนาด 512 กิโลไบต์นี้จำนวน 16 ตัว โดยกำหนดให้แต่ละตัวจะถือเป็น 1 หน้าหน่วยความจำ

ในรูปที่ 3.5 นี้ จะแบ่งตำแหน่งที่อยู่ออกเป็นสองส่วน คือ A19-A22 ใช้สำหรับการแยกว่าเป็นหน้าที่เท่าไหร่ และ A0-A18 จะเป็นตำแหน่งที่อยู่สำหรับในแต่ละหน้า ดังนั้นโครงสร้างทางฮาร์ดแวร์ของส่วนที่เก็บหน่วยเสียงเป็นดังรูปที่ 3.6



รูปที่ 3.6 แสดงโครงสร้างภายในของส่วนที่เก็บหน่วยเสียง

จากรูปที่ 3.6 มีส่วนประกอบอยู่ 2 ส่วน การทำงานของส่วนที่เก็บหน่วยเสียงนี้คือ เมื่อได้รับตำแหน่งที่อยู่พร้อมทั้งสัญญาณควบคุมแล้ว ก็จะให้ข้อมูล 8 บิตออกมาเข้าสู่ระบบบัสข้อมูลของหน่วยประมวลผลกลางเพื่อส่งกลับเข้าสู้หน่วยประมวลผลกลางต่อไป ส่วนประกอบต่างๆภายในจะเป็นดังต่อไปนี้

3.4.2.1 ส่วนของการถอดรหัสตำแหน่งที่อยู่เพื่อเลือกหน้าของหน่วยความจำ (Address Decoder) จะต้องทำหน้าที่แยกให้ได้ว่าสัญญาณตำแหน่งที่อยู่ที่ได้รับจากส่วนจัดควบคุมตำแหน่งที่อยู่จำนวน 23 บิตนั้นจะอยู่ที่หน่วยความจำหน้าใด โดยจะใช้สัญญาณตำแหน่งที่อยู่ AR19-AR22 ตามรูปที่ 3.5 และนี้ได้เลือกตัวถอดรหัสเบอร์ 74138 ที่สามารถถอดรหัสสัญญาณเข้า 3 ออก 8 จำนวนสองตัวเพื่อแบ่งการควบคุมหน้าให้ได้ 16 หน้า ดังรูปที่ 3.7



รูปที่ 3.7 แสดงการต่อวงจรของตัวถอดรหัสเพื่อเลือกหน้าหน่วยความจำที่เก็บเสียง

จากรูปที่ 3.7 สัญญาณ AR22 จะใช้สำหรับการเลือกว่าจะให้ตัวถอดรหัสตัวใดทำงาน โดยถ้าเป็น 0 จะหมายถึงให้ตัวที่ 1 ทำงาน และถ้าเป็น 1 จะให้ตัวที่ 2 ทำงาน โดยแต่ละตัวจะควบคุมหน้าหน่วยความจำที่เก็บเสียงจำนวน 8 หน้า ขนาดรวมคือ 4 เมกกะไบต์ ทั้งสองส่วนจะใช้สัญญาณ AR19-AR21 จำนวน 3 เส้นนี้เป็นสัญญาณสำหรับการเลือกหน้าหน่วยความจำที่เก็บเสียง 1 ใน 8 หน้าให้ทำงาน โดยตัวถอดรหัสจะให้สัญญาณเลือกหน้าออกมาจำนวน 8 เส้นไปต่อเข้ากับหน้าหน่วยความจำเก็บเสียงแต่ละหน้าในธนาคารหน่วยความจำรอมต่อไป

3.4.2.2 ส่วนของธนาคารหน่วยความจำรอม (Bank of ROM) เป็นหน่วยความจำรอมที่เก็บหน่วยเสียงเพียงอย่างเดียว จำนวน 16 ตัวเบอร์ของหน่วยความรอมที่ใช้นี้คือ 27C4001 ความเร็ว 150 นาโนวินาที โดยแต่ละตัวจะต้องใช้ขาสัญญาณตำแหน่ง 19 เส้นคือตั้งแต่ A0 - A18 ซึ่งจะต่อเข้ากับขาสัญญาณตำแหน่งที่อยู่คือ AR0 - AR18 เหมือนกันทุกตัว และสัญญาณออกจะต่อเข้ากับระบบบัสข้อมูลของหน่วยประมวลผลกลาง สำหรับส่วนของการจัดการเลือกให้หน่วยความจำตัวใดทำงานนั้น ทำได้โดยใช้สัญญาณเลือกหน้าที่แตกต่างกันเข้าที่ขาสัญญาณ -CS ของหน่วยความจำรอม สัญญาณการอ่านนั้นจะใช้สัญญาณอ่านข้อมูลจากหน่วย

ประมวลผลกลางซึ่งทุกๆหน่วยความจำรอมจะได้รับเหมือนกันหมดต่อเข้ากับขา -OE ของหน่วยความจำรอม รูปของการต่อสัญญาณเป็นดังในรูปที่ 3.6



รูปที่ 3.8 แสดงการเชื่อมต่อของหน่วยความจำที่เก็บเสียงจำนวน 16 ตัว

3.4.3 ส่วนถอดรหัสตำแหน่งที่อยู่และการควบคุม (Address Decoder and Control)

ทำหน้าที่ถอดรหัสตำแหน่งที่อยู่ที่เป็นความสัมพันธ์ระหว่างส่วนจัดการหน่วยเสียงกับหน่วยความจำคือ 8000H และ 8001H รวมทั้งสร้างสัญญาณควบคุมการทำงานของสวนควบคุมตำแหน่งและส่วนที่เก็บหน่วยเสียง สัญญาณที่จะนำมาถอดรหัสก็คือ $A_{15}, A_1, A_0, \overline{WR}, \overline{RD}$ โดยจะมีความสัมพันธ์ของแต่ละสัญญาณเป็นดังต่อไปนี้

1. *CScounter* จากตารางที่ 3.4 สัญญาณนี้จะใช้ต่อเข้ากับสัญญาณนาฬิกา (CLK) ของตัวนับทั้ง 3 ตัว จึงต้องสร้างทุกครั้งที่มีการ โหลดและการเพิ่มตำแหน่งที่อยู่ ฟังก์ชันตรรกเชิงจัดหมู่เป็นดังนี้

   $CScounter = \overline{WR} \bullet \overline{A_1} \bullet A_{15}$

2. *Load / Inc* จากตารางที่ 3.4 สัญญาณนี้จะใช้ต่อเข้ากับสัญญาณ I_0 สำหรับการสั่งให้โหลดตำแหน่งที่อยู่หรือการเพิ่มตำแหน่งที่อยู่นี้ ฟังก์ชันตรรกเชิงจัดหมู่เป็นดังนี้

$\overline{Load / Inc} = A_0$

3. $\overline{CSROM}$ จากตารางที่ 3.3 สัญญาณนี้จะใช้เลือกส่วนที่เก็บหน่วยเสียงให้ทำงาน ฟังก์ชันตรรกเชิงจัดหมู่เป็นดังนี้

$\overline{CSROM} = \overline{RD} \bullet \overline{A_1} \bullet \overline{A_0} \bullet A_{13}$

4. สำหรับสัญญาณที่ใช้สำหรับในการอ่านหน่วยเสียงนั้น จะใช้สัญญาณอ่านจากหน่วยประมวลผลกลางในการควบคุมการอ่าน

3.4.4 โครงสร้างข้อมูลภายในของส่วนที่เก็บหน่วยความจำเสียง (Data Structure of Sound ROM)

วิธีการจัดเก็บหน่วยเสียงลงในส่วนที่เก็บหน่วยความจำเสียงดังแสดงในรูปที่ 3.9 โดยจะทำการเก็บแบบเรียงตามลำดับของชื่อทางสัทอักษรของแต่ละหน่วยเสียงคู่เสียงจากน้อยไปหามาก ไม่แยกว่าเป็นหน่วยคู่เสียงต้นหรือท้าย โดยจะทำการบีบอัดหน่วยเสียงที่ละลูกคลื่นเพื่อไว้สำหรับการปรับเพิ่มความเร็วในการออกเสียงโดยการไม่ออกเสียงลูกคลื่นบางลูก ดังนั้นจึงต้องสร้างตารางที่เก็บตำแหน่งที่อยู่เริ่มต้นของแต่ละลูกคลื่นย่อยทุกลูกในแต่ละหน่วยเสียง โดยจะอยู่ต่อท้ายจากข้อมูลที่เป็นหน่วยเสียงในส่วนที่เก็บหน่วยเสียง

ขั้นตอนการอ้างอิงถึงตำแหน่งที่อยู่เริ่มต้นของแต่ละหน่วยเสียงทำได้โดยการสร้างตารางที่เก็บตำแหน่งที่อยู่เริ่มต้นของแต่ละหน่วยเสียงโดยจะสร้างเรียงตามลำดับเช่นเดียวกันซึ่งต้องใช้ขนาดของหน่วยความจำในการเก็บจำนวน 3 ไบต์ต่อหนึ่งหน่วยเสียง รวมทั้งหมดประมาณ 3681 ไบต์และเก็บไว้ในหน่วยความจำรอมโปรแกรม ดังนั้นเมื่อต้องการข้อมูลของหน่วยเสียงใด ก็สามารถทำได้โดยการหาลำดับของชื่อสัทอักษรของหน่วยคู่เสียงนั้นว่ามีลำดับเป็นเท่าไหร่ เพื่อนำมาใช้เป็นดรรชนีดังในรูปที่ 3.10



รูปที่ 3.9 แสดงการเตรียมหน่วยคู่เสียงบันทึกลงในส่วนที่เก็บหน่วยความจำเสียง



รูปที่ 3.10 แสดงวิธีการหาตำแหน่งที่อยู่เริ่มต้นของหน่วยคู่เสียงที่อยู่ในส่วนที่เก็บหน่วยความจำเสียง

สำหรับการอ้างอิงถึงตารางที่เก็บตำแหน่งที่อยู่ของลูกคลื่นแต่ละลูกคลื่นของแต่ละหน่วยเสียงทำได้โดยใช้หลักเดียวกับการอ้างอิงถึงตำแหน่งที่อยู่เริ่มต้นของแต่ละหน่วยเสียง กล่าวคือ จะสร้างตารางที่เก็บตำแหน่งที่อยู่เริ่มต้นของตารางที่เก็บตำแหน่งที่อยู่ของแต่ละลูกคลื่นของแต่ละหน่วยเสียง ดังแสดงในรูปที่ 3.11



รูปที่ 3.11 แสดงวิธีการหาตำแหน่งที่อยู่เริ่มต้นที่เก็บตำแหน่งที่อยู่ของลูกคลื่นของหน่วยคู่เสียงต่างๆ

ขนาดของตารางที่เก็บตำแหน่งที่อยู่เริ่มต้นของข้อมูลที่เป็นตารางที่อยู่ของลูกคลื่นต่างๆของแต่ละหน่วยเสียงนี้จะมีขนาดเท่ากับ 3681 ไบต์และเก็บไว้ในหน่วยความจำโปรแกรมของหน่วยประมวลผลกลางเช่นเดียวกัน

3.5 <u>ส่วนการแปลงสัญญาณดิจิตอลเป็นแอนะล็อกและการขยายเสียง (Digital Analog Converter And Amplifier)</u>

ส่วนของการแปลงสัญญาณดิจิตอลเป็นแอนะล็อกและการขยายเสียงถือว่าเป็นส่วนสำคัญส่วนหนึ่งของระบบ เพราะถือว่าเป็นส่วนเดียวที่ทำการแสดงผลลัพธ์ของระบบออกมา สำหรับส่วนประกอบนั้นมีอยู่ 2 ส่วนด้วยกันดังรูปที่ 3.12

I16495465



รูปที่ 3.12 แสดงส่วนประกอบโดยรวมของส่วนการแปลงสัญญาณดิจิตอลเป็นแอนะล็อก

ส่วนประกอบต่างๆจะคล้ายกับส่วนจัดการหน่วยเสียงคือ จะมีส่วนของการถอดรหัสตำแหน่งที่อยู่ของอุปกรณ์และตัวของอุปกรณ์เองที่จะทำงาน ดังนั้นส่วนประกอบต่างๆของส่วนการแปลงสัญญาณดิจิตอลเป็นแอนะล็อกและขยายเสียงมีดังนี้

3.5.1 **ส่วนของการถอดรหัสตำแหน่งที่อยู่** (Address Decoder)

ทำหน้าที่การถอดรหัสของตำแหน่งที่อยู่จากหน่วยประมวลผลกลางเพื่อสร้างสัญญาณควบคุมให้กับส่วนการแปลงสัญญาณ จากตารางที่แสดงความสัมพันธ์ระหว่างอุปกรณ์กับหน่วยความจำที่ 3.2 จะได้ว่าส่วนของการถอดรหัสนี้จะต้องถอดรหัสตำแหน่งที่อยู่ของตัวแปลงสัญญาณดิจิตอลเป็นแอนะล็อก 2 ตัว คือที่ตำแหน่งที่อยู่ที่ 8002H และ 8003H โดยสัญญาณออกที่ได้จากการถอดรหัสนี้จะมีเพียงสองเส้นเท่านั้น คือ $\overline{DTA1}$ และ $\overline{DTA2}$ โดยแต่ละเส้นจะต่อเข้ากับตัวแปลงสัญญาณแต่ละตัว เพื่อใช้ในการเลือกว่าตัวแปลงสัญญาณตัวใดจะทำงาน และต้องใช้สัญญาณเขียนหน่วยความจำจากหน่วยประมวลผล $\overline{WR}$ ในการสั่งให้ทำการแปลงสัญญาณ ฟังก์ชั่นตรรกเชิงจัดหมู่ของการถอดรหัสตำแหน่งที่อยู่เพื่อสร้างสัญญาณควบคุมเป็นดังนี้

1. $\overline{DTA1} = \overline{WR} \bullet A_1 \bullet \overline{A_0}$
2. $\overline{DTA2} = \overline{WR} \bullet A_1 \bullet A_0$

3.5.2 ส่วนของการแปลงสัญญาณดิจิตอลเป็นแอนะล็อกและขยายเสียง (Digital Analog Converter and Amplifier)

การออกแบบในส่วนนี้ได้เผื่อสำหรับในการทำเสียงหนักเบาได้ โดยจะใช้ตัวแปลงสัญญาณดิจิตอลจำนวน 2 ตัว ซึ่งตัวที่หนึ่งจะให้ข้อมูลออกสำหรับการควบคุมค่าแรงดันอ้างอิงให้กับตัวที่สองที่ทำหน้าที่ให้การแปลงสัญญาณข้อมูลเสียง การใช้แรงดันอ้างอิงสำหรับตัวที่สองนั้นสามารถเลือกได้ว่าจะใช้แรงดันอ้างอิงจากตัวที่หนึ่งหรือจากตัวต้านทานที่ปรับค่าได้ ในขอบเขตของวิทยานิพนธ์นี้จะไม่ใช้ความสามารถในการออกเสียงหนักเบานี้

สำหรับตัวแปลงสัญญาณที่เลือกใช้นี้คือเบอร์ DAC0832 สามารถแปลงสัญญาณเข้าจำนวน 8 บิตและจะให้สัญญาณออกในรูปของกระแส ดังนั้นจะต้องใช้ออปแอมป์ในการแปลงกระแสให้อยู่ในรูปของแรงดัน สำหรับออปแอมป์ที่ใช้ก็คือ LF353N ที่มีออปแอมป์สองตัวอยู่ในชิปเดียวกัน ซึ่งก็ได้ใช้ทั้งสองตัวในการออกแบบ กล่าวคือตัวแรกเอาไว้สำหรับตัวแปลงสัญญาณตัวที่หนึ่งเพื่อแปลงเป็นแรงดันอ้างอิงแก่ตัวแปลงสัญญาณดิจิตอลเป็นแอนะล็อกตัวที่สอง และออปแอมป์ตัวที่สองเอาไว้สำหรับตัวแปลงสัญญาณตัวที่สองในการแปลงสัญญาณเสียงเข้าสู่ส่วนของการขยายเสียง สำหรับออปแอมป์ LF353 นี้จะต้องใช้แรงดันไฟลบ 5 โวลต์ในการทำงาน ดังนั้นจึงเลือกไอซี ICL7660 ที่สามารถทำการแปลงแรงดันไฟบวกให้เป็นไฟลบได้ ดังในรูปที่ 3.13

จากรูปที่ 3.13 จะรวมส่วนของการขยายเสียง (Amplifier) เข้าไว้ด้วยกันดังนี้ สัญญาณเสียงที่ได้จากออปแอมป์ตัวที่สอง (Vout) จะต่อเข้ากับตัวต้านทานที่ปรับค่าได้ เพื่อการปรับสัดส่วนของสัญญาณเข้าให้กับส่วนข้อมูลเข้าของ LM386 ที่จะทำหน้าที่เป็นส่วนขยายเสียงและขับลำโพงต่อไป



รูปที่ 3.13 แสดงวงจรภายในของส่วนการแปลงสัญญาณดิจิตอลเป็นแอนะล็อก

เนื่องจากว่าการถอดรหัสตำแหน่งที่อยู่ของอุปกรณ์ต่างๆที่มีนั้นมีการใช้สัญญาณตำแหน่งที่อยู่และสัญญาณอ่านเขียนในการสร้างฟังก์ชันตรรกเชิงจัดหมู่คล้ายๆกัน ดังนั้นเพื่อความประหยัดจึงได้เลือกใช้ไอเบอร์ PAL16L8 ซึ่งสามารถรับข้อมูลเข้า 16 ขาและให้สัญญาณออก 8 ขา การต่อใช้งานเป็นดังในรูปที่ 3.14 สำหรับฟังก์ชันตรรกเชิงจัดหมู่ต่างๆก็จะใช้ตามการถอดรหัสของอุปกรณ์ต่างๆ



รูปที่ 3.14 แสดงการใช้ PAL16L8 ในการถอดรหัสตำแหน่งที่อยู่และสัญญาณควบคุมทั้งหมด