


รายการอ้างอิง


1. ETS 300 731 - Enhanced 625-line Phased Alternate Line (PAL) television : PALplus. ETSI, 1997.
2. Baylin, F., Maddox, R., and McCormac, J. World Satellite TV and Scrambling Methods : The Technicians' Handbook. 3rd ed. (n.p.) : Baylin Publications, 1993.
3. Graf, R.F., Sheets, W. Video Scrambling & Descrambling. 1st ed. USA : Howard W. Sams & Company, 1989.
4. Gale, B., Baylin, F. Satellite and Cable TV Scrambling and Descrambling. 1st ed. (n.p.) : Baylin/Gale Productions, 1986.
5. McCormac, J. European Scrambling Systems. 5th ed. Ireland : Waterford university press, 1996.
6. ITU-R BT.810 Conditional-Access Broadcasting Systems. ITU, 1992.
7. Townsend, B. PAL Colour Television. London : Cambridge university press, 1970.
8. Sims, H.V. Principles of PAL Colour Television and Related Systems. 2nd ed. London : Iliffe books, 1969.
9. <http://www.io.com/~ritter/GLOSSARY.HTM>
10. Schneier, B. Applied Cryptography. 2nd ed. New York : John Wiley & Sons, 1995.
11. Ritter, T. The Efficient Generation of Cryptographic Confusion Sequences. Cryptologia vol. 15 no. 2 (1991) : 81-139.
12. Lin, S. and Costello, D.J. Error Control Coding : Fundamentals and Applications. New Jersey : Prentice-Hall, 1983.
13. Ramabadran, T.V. and Gaitonde, S.S. A Tutorial on CRC Computations. IEEE Micro Vol. 8 Issue 4 (August 1988) : 62-75.

ภาคผนวก ก


แผนภาพวงจรต้นแบบเครื่องสแครมเบิลและดีสแครมเบิล




Title		Main Sheet	
Size	Number	Revision	
B			
Date:	20.Sep.2000	Sheet of	
File:	D:\Thermal\Hardware\Schematic\Bus_4th	Drawn By:	Yuanxian.Liang@ptt.com




Title		
Sending End DC Restoration		
Size	Number	Revision
A4		
Date:	29-Sep-2000	Sheet of
File:	D:\Thesis\Hardware\schematic\sm.dhb	Drawn By: Yuwanon Tirapattani




Title		Timing Controller	
Size	Number	Revision	
A4			
Date:	29-Sep-2000	Sheet of	
File:	D:\Thesis\Hardware\schematic\ts1.ddb	Drawn By: Yuwanon Tiranontani	




Title		Sending End Scrambler	
Size	Number	Revision	
A4			
Date:	29-Sep-2000	Sheet of	
File:	D:\Thesis\Hardware\schematicus.ddb	Drawn By: Yuwanon Tiratjani	




Title		Sending End		Controller	
Size	Number			Revision	
A4					
Date:	29-Sep-2000	Sheet of			
File:	D:\Thesis\Hardware\schematic\ss.ddb	Drawn By:		Yuswanan Tirandjani	




Title		Sending End		Data Inserter	
Size	Number			Revision	
A4					
Date	29-Sep-2000		Sheet of		
File	D:\Thesis\Hardware\schematic\iss.ddb		Drawn By: Yuyamon Tirantisman		




File:	FPGA	Sheet of:	1
Title:	4000 Parallel Low mode	Page:	1
Rev:	A.3	Date:	2000.10.20
Author:		Designer:	
Checked by:		Reviewed by:	




Title		Receiving End		Sync Regenerator	
Size	Number			Revision	
A4					
Date	29-Sep-2000			Sheet of	
File	D:\Thesis\Hardware\schematic\rsr.dsh			Drawn By: Yuvannan Tirapattani	



Title		Receiving End		Hysteresis Comparator	
Size	Number			Revision	
A4					
Date:	29-Sep-2000	Sheet of			
File:	D:\Thesis\Hardware\schematicus.ddb	Drawn By:		Yuyanon Tirnanjani	



Title		Receiving End		Descrambler	
Size	A4	Number		Revision	
Date:	29-Sep-2000	Sheet	of		
File:	D:\Theus\Hardware\schematicss.dtb	Drawn By:	Yuwanon Tirapontani		



Title		Receiving End		Controller	
Size	Number			Revision	
A4					
Date:	29-Sep-2000	Sheet of			
File:	D:\Thesis\Hardware\schematic\ds.dtb	Drawn By:		Yusuman Firmaniani	

ประวัติผู้เขียนวิทยานิพนธ์



นายยุวนนท์ ธีรพจน์ เกิดวันที่ 9 กรกฎาคม พ.ศ. 2518 ที่จังหวัดกรุงเทพมหานคร สำเร็จการศึกษาชั้นมัธยมศึกษาตอนปลายจากโรงเรียนเตรียมอุดมศึกษา ในปีการศึกษา 2535 ระหว่างนี้ได้รับคัดเลือกให้เป็นตัวแทนประเทศไทยเข้าแข่งขันคอมพิวเตอร์โอลิมปิกระหว่างประเทศ ครั้งที่ 5 ณ ประเทศอาร์เจนตินา ได้รับรางวัลเหรียญเงิน

สำเร็จการศึกษาปริญญาตรีวิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมไฟฟ้า จากคณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัยในปีการศึกษา 2539 และเข้าศึกษาต่อในหลักสูตรวิศวกรรมศาสตรมหาบัณฑิตสาขาวิศวกรรมไฟฟ้า (แขนงวิชาการระบบเชิงเลข) ที่คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย