การพัฒนาวิธีการสุ่มตรวจสอบสำหรับข้อมูลลักษณะสำหรับโรงงานผลิตแผงวงจรอิเล็กทรอนิกส์

ชลิดา สารใจ

Please use this identifier to cite or link to this item: https://cuir.car.chula.ac.th/handle/123456789/49711

Full metadata record

DC Field	Value	Language
dc.contributor.advisor	วิภาวี ธรรมาภรณ์พิลาศ	-
dc.contributor.author	ชลิดา สารใจ	-
dc.contributor.other	จุฬาลงกรณ์มหาวิทยาลัย. คณะวิศวกรรมศาสตร์	-
dc.date.accessioned	2016-11-04T11:30:11Z	-
dc.date.available	2016-11-04T11:30:11Z	-
dc.date.issued	2556	-
dc.identifier.uri	http://cuir.car.chula.ac.th/handle/123456789/49711	-
dc.description	วิทยานิพนธ์ (วศ.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2556	en_US
dc.description.abstract	งานวิจัยนี้ศึกษาการตรวจสอบในกระบวนการผลิตแผงวงจรอิเล็กทรอนิกส์พบว่ามีของเสียหลุดจากการตรวจสอบและถูกส่งไปให้กับลูกค้าจำนวนมาก ของเสียที่พบมากกว่า 80 เปอร์เซ็นต์สามารถมองเห็นและตรวจพบได้ด้วยการตรวจสอบด้วยสายตา จากการวิเคราะห์ระบบการวัดเดิมแสดงให้เห็นว่าพนักงานตรวจสอบมีปัญหาในเรื่องประสิทธิผลด้านไบอัสและประสิทธิผลด้านรีพีททะบิลิตี้มีค่าเท่ากับ 43 เปอร์เซ็นต์ และ 47 เปอร์เซ็นต์ ตามลำดับ ดังนั้นได้ปรับปรุงกระบวนการตรวจสอบและประเมินผลพนักงานอีกครั้ง ผลของทั้งสองดัชนีเพิ่มขึ้นเป็น 97 เปอร์เซ็นต์ นอกจากนี้ยังได้วัดผลความมีประสิทธิผลของระบบการวัดและสัมประสิทธิ์ Kappa ผลการวิเคราะห์สามารถยอมรับการตรวจสอบของพนักงานทุกคนได้ หลังจากปรับปรุงวิธีการตรวจสอบและการตรวจสอบของพนักงานทุกคนได้มาตรฐานแล้ว แผนการสุ่มตัวอย่างจึงถูกนำมาใช้ในช่วงท้ายของกระบวนการผลิตก่อนส่งสินค้าให้ลูกค้า แผนการสุ่มตัวอย่างที่ใช้อยู่ในปัจจุบันใช้มาตรฐาน ANSI/ASQC Z1.4 แผนการสุ่มตัวอย่างนี้ให้คุณภาพลอตงานหลังการตรวจสอบสูงสุด (AOQL) เท่ากับ 0.0147 เปอร์เซ็นต์ โรงงานกรณีศึกษาต้องการให้ลอตงานที่ส่งออกไปมีระดับคุณภาพอยู่ที่ 0.005 เปอร์เซ็นต์ จึงนำมาใช้ออกแบบแผนการสุ่มตัวอย่างที่นำเสนอมีค่า AOQL เท่ากับ 0.005 เปอร์เซ็นต์ การเปรียบเทียบการทำงานของแผนการสุ่มตัวอย่างโดยการใช้เส้นโค้ง OC และการวิเคราะห์ค่าใช้จ่ายในการตรวจสอบ ผลการเปรียบเทียบพบว่าแผนการสุ่มตัวอย่างที่นำเสนอให้เส้นโค้ง OC ที่มีความสามารถแยกลอตงานดีออกจากลอตงานเสียได้ดีกว่าแผนการสุ่มตัวอย่างที่ใช้อยู่ในปัจจุบัน ค่าใช้จ่ายในการตรวจสอบลดลงกว่า 50 เปอร์เซ็นต์จากค่าใช้จ่ายในการตรวจสอบของแผนการสุ่มตัวอย่างที่ใช้อยู่ในปัจจุบันคิดเป็นเงินเท่ากับ 26,570.4 บาท และแผนการสุ่มตัวอย่างที่นำเสนอคิดเป็นเงินเท่ากับ 17,789.4 บาท	en_US
dc.description.abstractalternative	This research studied an in-process inspection of an electronic board assembly. It found that many detectives were sent to customers. More than 80 percent of defectives can be seen and detected by visual inspection. After analyzing the measurement system showed that inspectors have a problem of percent attribute screen effective score and percent screen effective score. There are 43 percent and 47 percent, respectively. Thus this inspection process was improved and evaluated again. The results of both indices increase to 97 percent. Effectiveness of the measurement system and Kappa coefficient were also measured. Analysis result can accept inspection of all inspectors. After improving inspected method and inspection for inspectors were been standard. Sampling plan was implemented at the end of the production line before delivering goods to customers. Current sampling plan used standard ANSI / ASQC Z1.4.This plan provide AOQL is 0.0147 percent. The case study factory needs quality level of the lot after inspection is 0.005 percent. It uses to design proposed sampling plan that AOQL is 0.005 percent. Comparison the performance of sampling plan by OC curve and inspection cost. The comparing result found that OC curve of proposed sampling plan provides discrimination between good lot and bad lot better that current sampling plan. Inspection costs reduce 50 percent as current sampling plan is 26,570.4 baht and proposed sampling plan is 17,789.4 baht.	en_US
dc.language.iso	th	en_US
dc.publisher	จุฬาลงกรณ์มหาวิทยาลัย	en_US
dc.relation.uri	http://doi.org/10.14457/CU.the.2013.1571	-
dc.rights	จุฬาลงกรณ์มหาวิทยาลัย	en_US
dc.subject	แผงวงจรไฟฟ้า -- ข้อบกพร่อง	en_US
dc.subject	อุตสาหกรรมแผงวงจรไฟฟ้า -- ข้อบกพร่อง	en_US
dc.subject	Integrated circuits -- Defects	en_US
dc.subject	Integrated circuits industry -- Defects	en_US
dc.title	การพัฒนาวิธีการสุ่มตรวจสอบสำหรับข้อมูลลักษณะสำหรับโรงงานผลิตแผงวงจรอิเล็กทรอนิกส์	en_US
dc.title.alternative	Development of attribute sampling plan for electronic boards manufacturing	en_US
dc.type	Thesis	en_US
dc.degree.name	วิศวกรรมศาสตรมหาบัณฑิต	en_US
dc.degree.level	ปริญญาโท	en_US
dc.degree.discipline	วิศวกรรมอุตสาหการ	en_US
dc.degree.grantor	จุฬาลงกรณ์มหาวิทยาลัย	en_US
dc.email.advisor	Wipawee.T@Chula.ac.th	-
dc.identifier.DOI	10.14457/CU.the.2013.1571	-
Appears in Collections:	Eng - Theses

Files in This Item:

File	Description	Size	Format
chalida_sa.pdf		4.32 MB	Adobe PDF	View/Open

Show simple item record