Please use this identifier to cite or link to this item:
https://cuir.car.chula.ac.th/handle/123456789/66587
| Title: | การออกแบบหน่วยเลขคณิตแบบเชื่อมตรง |
| Other Titles: | Design of an on-line arithmetic unit |
| Authors: | อติชาต โพธิพันธ์ |
| Advisors: | อรรถสิทธิ์ สุรฤกษ์ อาทิตย์ ทองทักษ์ |
| Other author: | จุฬาลงกรณ์มหาวิทยาลัย. คณะวิศวกรรมศาสตร์ |
| Advisor's Email: | athasit@cp.eng.chula.ac.th Arthit.T@Chula.ac.th |
| Subjects: | คอมพิวเตอร์อัลกอริทึม การคำนวณของคอมพิวเตอร์ Computer algorithms Computer arithmetic |
| Issue Date: | 2548 |
| Publisher: | จุฬาลงกรณ์มหาวิทยาลัย |
| Abstract: | ในงานวิจัยนี้ ผู้วิจัยได้ศึกษาทฤษฎีและอัลกอริทึมการคำนวณทางคณิตศาสตร์แบบเชื่อมตรงและได้เสนอการออกแบบหน่วยเลขคณิตที่ใช้ตัวดำเนินการแบบเชื่อมตรงโดยงานวิจัยนี้ให้ความสนใจกับตัวดำเนินการพื้นฐานคือ การบวก การลบ และการคูณ และได้วิเคราะห์หาข้อจำกัดด้านข้อมูลนำเข้า คือ ขนาดของตัวเลข ระบบของตัวเลข และการแทนค่าของตัวเลขที่จะนำมาคำนวณ และข้อจำกัดด้านการออกแบบหน่วยเลขคณิต คือ ขนาดของวงจร และการควบคุม จากการจำลองการทำงานหน่วยเลขคณิตแบบเชื่อมตรง พบว่า วงจรของตัวดำเนินการบวกและตัวดำเนินการลบให้ผลลัพท์ถูกต้องโดยไม่จำกัดขนาดของข้อมูลเข้า ส่วนวงจรของตัวดำเนินการคูณให้ผลลัพท์ถูกต้องเมื่อข้อมูลเข้ามีขนาดไม่เกิน 64 ดิจิต แต่ถ้าต้องการนำวงจรของตัวดำเนินการคูณไปใช้งานข้อมูลเข้าที่มีขนาดมากกว่า 64 ดิจิตแล้ว ก็สามารถนำมาต่อขยายเพิ่มเติมได้ และขนาดของหน่วยเลขคณิตที่มีตัวดำเนินการบวก ลบ และคูณที่ออกแบบได้ใช้ปริมาณลอจิกเกตเท่ากับ 11406 เกต |
| Other Abstract: | In this thesis, we study theory and algorithm of on-line arithmetic and propose a design of arithmetic unit with on-line operator. We focus on some basic operators: adder subtract and multiplier. We also analysis a constrain of input data that are the size of the input data system and digit representation system. We also consider some constrains of arithmetic unit design such as the size of circuit and controller. From simulation result it is show that on-line addition and on-line subtraction can be correctly performed with infinity number of the input digits. On-line multiplier operator can process correctly with 64 digits or less. In the case that the input has more than 64 digits, on-line multiplier can also be done with some extension units. In conclusion our arithmetic unit contains 11406 logic gates. |
| Description: | วิทยานิพนธ์ (วท.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2548 |
| Degree Name: | วิทยาศาสตรมหาบัณฑิต |
| Degree Level: | ปริญญาโท |
| Degree Discipline: | วิทยาศาสตร์คอมพิวเตอร์ |
| URI: | http://cuir.car.chula.ac.th/handle/123456789/66587 |
| ISBN: | 9741739427 |
| Type: | Thesis |
| Appears in Collections: | Eng - Theses |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| Atichart_po_front_p.pdf | 859.78 kB | Adobe PDF | View/Open | |
| Atichart_po_ch1_p.pdf | 686.79 kB | Adobe PDF | View/Open | |
| Atichart_po_ch2_p.pdf | 1.09 MB | Adobe PDF | View/Open | |
| Atichart_po_ch3_p.pdf | 1.88 MB | Adobe PDF | View/Open | |
| Atichart_po_ch4_p.pdf | 1.08 MB | Adobe PDF | View/Open | |
| Atichart_po_ch5_p.pdf | 644.11 kB | Adobe PDF | View/Open | |
| Atichart_po_back_p.pdf | 629.66 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.