การออกแบบส่วนทดสอบแบบสแกนสำหรับวงจรไปป์ไลน์รหัสรางคู่แบบอสมวาร

สมโชค เชวงชวลิต

Please use this identifier to cite or link to this item: https://cuir.car.chula.ac.th/handle/123456789/6941

Full metadata record

DC Field	Value	Language
dc.contributor.advisor	อาทิตย์ ทองทักษ์	-
dc.contributor.author	สมโชค เชวงชวลิต	-
dc.contributor.other	จุฬาลงกรณ์มหาวิทยาลัย. คณะวิศวกรรมศาสตร์	-
dc.date.accessioned	2008-05-20T04:43:23Z	-
dc.date.available	2008-05-20T04:43:23Z	-
dc.date.issued	2548	-
dc.identifier.isbn	9741765991	-
dc.identifier.uri	http://cuir.car.chula.ac.th/handle/123456789/6941	-
dc.description	วิทยานิพนธ์ (วศ.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2548	en
dc.description.abstract	วิทยานิพนธ์นี้นำเสนอวิธีการทดสอบแบบสแกนสำหรับวงจรอสมวารไปป์ไลน์รหัสรางคู่ ซึ่งใช้วิธีการออกแบบส่วนสแกนด้วยระดับสัญญาณมาประยุกต์ใช้ และได้ออกแบบวิธีการทดสอบแบบสแกนสำหรับวงจรคูณเลขอิงดรรชนีแบบอสมวารที่ใช้อัลกอริธึมการคูณแบบเชื่อมตรงขนาด 16 บิต ซึ่งมี 3 แบบ คือสายโซ่สแกนสายเดียว สายโซ่สแกนหลายสาย และสายโซ่สแกนหลายสายที่มีตัวตรวจจับข้อมูลที่ไม่ใช่รหัส สายโซ่สแกนสายเดียวจะต่อสายโซ่สแกนในแต่ละรีจิสเตอร์สแกนเข้าด้วยกันเป็นสายเดียว โดยมีความยาวของสายโซ่สแกนเป็น 535 บิต และเวลาที่ใช้ในการทดสอบเป็น 128.8 ไมโครวินาที ส่วนสายโซ่สแกนหลายสายและสายโซ่สแกนหลายสายที่มีตัวตรวจจับข้อมูลที่ไม่ใช่รหัส จะแบ่งสายโซ่สแกนออกเป็นหลายสาย ซึ่งตามโครงสร้างของวงจรทดสอบในวิทยานิพนธ์นี้จึงแบ่งสายโซ่สแกนออกเป็น 4 สาย โดยความยาวสูงสุดของสายโซ่สแกนคือ 179 บิต และการควบคุมการทำงานนั้นจะแยกตามสายโซ่สแกน โดยเวลาที่ใช้ในการทดสอบเป็น 43.4 ไมโครวินาที ผลการจำลองการทำงานแสดงให้เห็นว่าวงจรทดสอบที่มีสายโซ่สแกนแบบต่างๆ นั้นสามารถทำงานในโหมดปกติได้อย่างถูกต้อง และสามารถหาความผิดพร่องชนิดคงค่าระดับสัญญาณในจุดเดียวได้ สำหรับสายโซ่สแกนหลายสายที่มีตัวตรวจจับข้อมูลที่ไม่ใช่รหัส สามารถตรวจจับข้อมูลเอาต์พุตที่ไม่ใช่รหัสที่เกิดจากความผิดพร่องชนิดคงค่าระดับสัญญาณได้ โดยไม่ต้องนำข้อมูลออกจากสายโซ่สแกน	en
dc.description.abstractalternative	A design of scan testing for asynchronous-dual-rail-pipeline circuits using level-sensitive scan design was proposed in this thesis. In additional, the example circuit, 16-bit asynchronous floating-point on-line multiplier circuit was tested by 3 methods which are full scan chain, multiple scan chain, and multiple scan chain with non-codeword detector. On one hand, the scan cells are serial by connected into a single of 535 bits chain. On the other hand, for multiple scan chain and multiple scan chain with non-codeword detector, the chain is divided by architecture of the test-circuit into 4 chains. Therefore, the longest chain is 179 bits and each chain is controlled independently in 43.4 microseconds. As the result, the example circuits can perform well in normal-operation mode and can determine the single-stuck-at fault in the faulty circuit as well. Without scan out operation, when the output is non-codeword, multiple scan with non-codeword detector can detect single stuck-at fault as well.	en
dc.format.extent	1972745 bytes	-
dc.format.mimetype	application/pdf	-
dc.language.iso	th	es
dc.publisher	จุฬาลงกรณ์มหาวิทยาลัย	en
dc.relation.uri	http://doi.org/10.14457/CU.the.2005.1316	-
dc.rights	จุฬาลงกรณ์มหาวิทยาลัย	en
dc.subject	วงจรอะซิงโครนัส	en
dc.title	การออกแบบส่วนทดสอบแบบสแกนสำหรับวงจรไปป์ไลน์รหัสรางคู่แบบอสมวาร	en
dc.title.alternative	A design of scan testing for asynchronous dual-rail pipeline circuits	en
dc.type	Thesis	es
dc.degree.name	วิศวกรรมศาสตรมหาบัณฑิต	es
dc.degree.level	ปริญญาโท	es
dc.degree.discipline	วิศวกรรมคอมพิวเตอร์	es
dc.degree.grantor	จุฬาลงกรณ์มหาวิทยาลัย	en
dc.email.advisor	arthit@cp.eng.chula.ac.th	-
dc.identifier.DOI	10.14457/CU.the.2005.1316	-
Appears in Collections:	Eng - Theses

Files in This Item:

File	Description	Size	Format
somchoke.pdf		1.93 MB	Adobe PDF	View/Open

Show simple item record